一、匹配滤波器的FPGA实现（论文文献综述）
徐扶贤[1]（2021）在《基于GA-TED的低抖动定时同步技术研究与实现》文中认为随着数字信息化社会的飞速发展,人们对大容量多媒体业务的需求日益增长,因此无线数字通信技术面临的挑战也越来越多:更大的通信容量、更高的带宽利用率、更可靠的传输稳定性以及更快的通信速率。具有高带宽利用率和强抗噪声干扰性能的正交幅度调制（Quadrature Amplitude Modulation,QAM）技术经常被应用在无线数字通信系统中,作为整个通信系统中最为重要和复杂的部分,数字接收机的设计是影响整个通信系统性能的决定性因素,而定时同步模块又是数字接收机进行符号判决前必不可少的一个组成部分。定时同步技术主要用于纠正由于发送-接收机之间时钟不同源而产生的定时偏差,以保证能在最佳采样时刻进行信号采样,降低通信传输的误码率。论文将围绕高阶QAM调制方式下数字通信接收机中的定时同步技术开展研究。首先,论文梳理了定时同步技术的基本理论。通过对传统Gardner定时同步算法实现原理的研究和分析,阐明了导致定时同步环路产生定时抖动的主要原因——带外高斯噪声与高阶QAM信号非零中间采样值所导致的环路自噪声。因此,论文从64QAM信号的码元跳变特点入手,对传统Gardner定时误差估计公式进行修正以达到降低环路自噪声的目的;并且根据定时误差信号的频谱特点,通过增设优化预滤波器的方式来达到降低带外高斯噪声的目的。在论文研究的输入限制性条件下,完成基于优化定时误差检测器+优化预滤波器的低抖动定时同步方案的设计。然后,论文根据改进的低抖动定时同步方案搭建仿真模型,并通过功能仿真和性能对比仿真验证该方案的可行性和有效性。其中功能仿真结果验证了改进的低抖动定时同步方案能有效地纠正500ppm以上的定时偏差;通过对性能对比仿真结果中的环路收敛曲线、星座图和眼图的分析,验证了改进的低抖动定时同步方案对定时抖动的抑制强度比未经消抖处理的定时同步方案提高了75%。最后,使用Verilog HDL硬件编程语言对论文提出的低抖动定时同步方案进行FPGA工程实现,并在基于AD9371和XC7A200T-FBG676-2的板级通信平台上进行实验测试。实验结果表明,在200Mbps的数据速率下,论文所提出的基于优化定时误差检测器+优化预滤波器的低抖动定时同步方案能有效地纠正500ppm以上的定时偏差,满足了论文的设计要求。
陈诚[2]（2021）在《高动态直接序列扩频通信系统关键算法研究与实现》文中研究表明直接序列扩频（Direct Sequence Spread Spectrum,DSSS）通信,通过将待传输信号的频带展宽,使其在抗噪声干扰、抗截获等方面具备独特优势,因而被广泛的用于导航定位、勘探测量及军事、民事通信等领域。然而随着现代通信技术的迅猛发展,一方面,通信条件变得愈加严苛,使得传统的扩频通信方法不再适用。另一方面,人们对通讯质量的要求逐渐提高,对直接序列扩频接收机性能提出了新的挑战。高动态通信环境中,接收机接收到的信号载波频率叠加了多普勒频率偏移量,并且偏移量随时间变化,迫使传统捕获算法捕获时间增长、捕获准确率下降,甚至不能正确的捕获到发送信号。因此,提出一种高动态情景下的高效率捕获算法至关重要。首先,本文从直接序列扩频通信技术原理入手,讲解了扩频接收机的捕获算法及实现形式,以及多普勒效应对接收机捕获效率的影响。从伪随机码相位和载波中心频率两个维度出发,分别研究了串行的二维搜索方法和使用快速傅里叶变换进行降维后的并行一维搜索算法（伪码相位并行搜索、载波频率并行搜索）,从捕获效率与资源占用率上对比了上述三种方法的优点和不足之处。提出了一种捕获效率更高的,基于部分匹配滤波器（Partial Matched Filtering,PMF）与快速傅里叶变换（Fast Fourier Transform,FFT）的捕获算法。从原理上分析了其相对于传统方法的优势,并使用MATLAB进行了仿真说明。然后,本文借助FPGA平台完成了高动态直接序列扩频信号的产生,以及基于PMF-FFT捕获方法的基带部分设计与实现。主要工作有:估计设计资源需求,完成FPGA芯片的选型;综合直接序列扩频通信技术背景及设计的复杂度,设定通信系统的具体设计参数;使用Quartus II软件进行各个模块的硬件描述,对设计进行综合、编译,生成仿真文件;使用Model Sim软件对设计成果进行验证,对不符合设计意图的部分进行修改和完善。选择自底向上的设计方法,将各个模块组合成整个通信系统。最后,通过对整个通信系统的仿真测试与理论分析研究,得到了本设计基于PMF-FFT捕获方法的性能参数。本设计在载波偏移范围为±50 k Hz,多普勒一次变化率为20 k Hz/s的高动态环境下,能够正确捕获,且捕获时间不超过20.70 ms,虚警概率不超过0.003,达到预期指标。
汤湘伟[3]（2021）在《直接序列扩频接收机同步研究及VHDL实现》文中进行了进一步梳理本文主要介绍了一种基于FPGA实现的直接扩频通信系统的基带接收处理,用于实现对低信噪比信号的捕获和跟踪,实现信息的可靠传输。实现扩频通信接收功能的硬件由天线、射频模块、基带处理模块等构成,本文涉及到的基带接收处理主要在集中在基带处理模块进行,实现采集信号的下变频、捕获、跟踪及载波同步等功能,完成信号的解扩及解调恢复出信息层数据。本文主要是实现扩频信号的解扩及解调,其功能模块均在FPGA内部通过VHDL硬件化语言编程实现。文章首先对扩频通信系统的原理进行了讲解,并对m、M及Gold等扩频序列进行了分析,描述了其特性及生成方式,对各自的自相关、互相关性能进行了仿真;然后讲解了扩频码的捕获及跟踪原理,并分析了滑动相关法及匹配滤波器两种捕获算法的优缺点与应用场景,提出了工程实现及优化方式;接下来对码环的超前滞后跟踪法（DLL）进行了原理分析,对三种不同鉴相算法进行了比较,分析了各自的优缺点,并通过仿真形成了各自的鉴别曲线;第四章对载波的同步和跟踪进行了原理及过程实现的分析,为了兼顾动态及高精度的要求,采用了锁频环（FLL）进行初同步,锁相环（PLL）进行载波的精确跟踪,也对多种的鉴频、鉴相算法进行了分析总结,形成了不同鉴别方式下的仿真曲线,并对环路滤波器的误差进行了分析描述;最后对实现码环及载波环的硬件平台进行了介绍,着重对基带处理部分的实现按功能对ADC、FPGA、ARM、时钟、DDR及电源各部分进行了详细描述,本节的另一个重点是对码环及载波环的软件实现,根据FPGA内部的数据流向,对数字下变频、码环的捕获及跟踪模块、载波环跟踪模块根据软件接口定义进行了详细叙述,并采用Matlab模拟生成了中频数据,结合vivado软件的仿真,实现了码的滑动捕获跟踪及载波环的跟踪,验证了VHDL代码的正确性。最后采用硬件加信号源的方式,对实物设备进行了测试验证,接收部分各项指标均达到要求,与仿真得出的结果基本一致,实现了产品化工作,并结合当前的实现情况,对下一步的研究内容提出了思路。
王康景[4]（2020）在《基于ZYNQ MPSOC的实时高分辨率SAR成像处理系统》文中指出合成孔径雷达（Synthetic Aperture Radar,SAR）成像是雷达技术的一个重要应用方向,具有全天时、全天候和分辨率高等特点,在军事和民用领域发挥重要的应用价值。随着SAR系统性能的提高,传统FPGA+DSP的成像处理方法已经不能满足实时高分辨率和小型化的需求。本文以基于ZYNQ MPSOC的实时高分辨率SAR成像处理系统为主要研究内容,结合MPSOC系列芯片的性能优势,提出SAR信号预处理和实时成像处理的单芯片架构设计方案,保证了SAR成像处理系统满足实时高分辨率、低功耗、小型化以及高可靠性的要求,同时实现了32768×32768和其它样本点数的成像处理,并完成了对该系统算法的功能仿真、硬件测试以及性能分析。本文的主要工作如下:首先本文提出了SAR成像信号预处理的高效设计方法,依次完成数字下变频、滤波抽取、多普勒中心估计、方位预滤波和距离脉压处理。针对前端AD高采样率的特点,设计了简化的数字下变频结构和并行滤波抽取模块,实现中频信号的频谱搬移以及滤波抽取功能,在一个时钟周期内处理并行输入的16路数据,满足实时处理的要求。滤波抽取之后,采用时域相关法估计回波数据的多普勒中心,用于校正信号的方位向中心频率。同时针对传统方位预滤波资源占用和处理速度的问题,采用原位存储的方式实现方位预滤波功能,提高了信号预处理的实时性。方位预滤波之后,采用频域匹配滤波法实现距离脉压,满足SAR图像距离高分辨率的要求。其次本文设计了基于单片MPSOC的SAR成像处理实现方案,主要包括距离多普勒成像算法、成像处理的数据传输以及矩阵转置的设计与实现。利用成像算法结构的相似性,设计一种“FFT+频域处理+IFFT”的高复用成像处理模块,支持FFT、IFFT、运动补偿、距离徙动校正、多普勒调频率估计和方位脉压等功能,可实现16路数据的并行处理。同时采用AXI DMA实现数据的有效传输,提高了成像处理的速度。针对传统成像处理中矩阵转置较慢的问题,设计了一种基于AXI MCDMA的软硬件协同实现矩阵转置的方法,从而提高成像系统的实时性。最后利用VIVADO和MATLAB对算法进行功能仿真,同时搭建硬件平台测试实验结果,并对系统的工作性能、资源占用、实时性以及成像结果进行分析。本系统完成32768×32768样本点的成像处理耗时39.95s。实验结果表明,本文设计的SAR成像处理系统具有良好的稳定性,能够实现0.3m、0.5m和1m三种分辨率的SAR图像,提高了实时成像的处理速度,增加了成像的样本点数,降低了系统的功耗和复杂度。
李非[5]（2020）在《通信数字接收机中载波和定时同步方法的研究与实现》文中提出随着数字通信技术的发展,通信系统的应用场景越来越复杂。在诸多应用中,由于多普勒频偏的影响,数字通信系统接收到的中频信号中往往存在频偏的干扰,使得接收端出现解调错误的问题。此外,由于数字通信系统的发送端和接收端采样时钟晶振之间存在时钟偏差,使得接收端出现采样率偏差的问题。这就对数字通信系统的接收端提出了较高的要求,而解决这个问题的核心技术就是同步技术。本文针对上述问题,研究了数字通信系统中的同步技术,主要对其中的载波同步和定时同步技术做了改进,获得了新的方法。本文的主要工作包括如下几个方面:（1）对传统的载波同步技术进行了深入的学习,包括平方环、Costas环等,并对其优缺点进行了分析。在此基础上,提出了一种改进的数字Costas环,包括对鉴相器和环路滤波器的改进,提升了Costas环的跟踪性能和载波捕获的速度。MATLAB和FPGA仿真的结果验证了改进数字Costas环的有效性和可靠性。（2）对传统的Gardner定时同步系统进行了深入的学习,重点对Gardner环中的Farrow滤波器结构进行了详细的分析。在此基础上,基于Farrow滤波器结构提出了一种基于高阶插值滤波器的定时同步方法,通过MATLAB对其进行了仿真性能分析,并使用FPGA实现了基于Farrow结构的高阶内插器定时同步系统。MATLAB和FPGA仿真的结果表明基于Farrow结构的高阶内插器定时同步系统可以实现更高精度的定时同步功能。（3）使用Xilinx的xc6slx45t型号的FPGA芯片对上述方法进行了硬件实现,通过Xilinx的Chipscope分别测试了BPSK、QPSK和8PSK三种调制方式以及8MHz、4MHz和2MHz三种符号率。实验结果表明,本文所提方法具有良好的载波同步和定时同步性能。本文在数字通信的载波同步和定时同步方法上的研究取得了一定的成果,达到了研究的预期。
葛倍倍[6]（2020）在《基于ZYNQ的侧扫声纳信号处理系统设计》文中认为近年来人们越来越重视海洋所蕴含的经济价值,进一步加大对海洋的开发利用。为了有效地对海洋资源进行探测和开发,需要对整个海洋地形地貌进行全面的了解。侧扫声纳作为一种主动声纳,其利用海底反向散射可以构建海底的地形地貌信息,促进了海洋资源开发的进程。因此开发具有实时性的侧扫声纳系统就有了非常重要的意义。本文在详细分析了侧扫声纳的基本原理、脉冲压缩技术、匹配滤波器原理以及ZYNQ技术之后,提出并设计了基于ZYNQ的侧扫声纳信号处理系统。本文的主要研究工作与成果归纳如下:（1）通过详细分析侧扫声纳信号处理过程的计算量和存储量,同时根据FIR数字低通滤波器、CIC抽取滤波器以及匹配滤波器的设计原理,分别设计了数字正交解调、低通滤波器、抽取滤波器和匹配滤波器计算单元。另外针对整体的工作流程,设计了多核异构计算平台的数据传输方案,有效地解决了数据传输的高带宽问题。（2）本文首先设计了侧扫声纳信号处理硬件系统,然后设计了一种软件与硬件相结合的信号处理方法,主要包括用Verilog HDL硬件描述语言设计的信号发射、信号接收同步、自定义读取DMA、数字正交解调、低通滤波器、抽取滤波器、匹配滤波器以及自定义存储DMA等IP核,接着在双核ARM处理器上实现工作流程控制、命令通讯和数据调度等功能,最终利用ZYNQ多核异构计算平台的优势,提高了整个侧扫声纳系统的信号处理速度。（3）根据前面设计的侧扫声纳信号处理系统,搭建整机系统进行调试和实验。首先完成了数据传输模块测试,验证多核异构计算平台的数据读取和存储功能;然后模拟声纳回波数据进行信号处理算法验证,实验结果表明可以快速处理数据;最后分别在水槽和水池中进行整机系统联调,验证了发射信号、接收同步信号以及整机系统工作流程。
王钊[7]（2020）在《毫米波伪码调相连续波近程探测雷达信号处理设计》文中认为电子对抗技术飞速发展,致使战场环境复杂,严重影响近程探测雷达的正常性能。毫米波伪码调相连续波近程探测雷达体积小、功耗低、测量精度高且抗干扰能力强,拥有重要的应用价值。本文针对伪码调相连续波近程探测雷达,设计了一套基带信号处理系统,以FPGA编程实现信号处理算法,内容概括如下:（1）分析了伪码调相连续波近程探测雷达系统的工作原理,论证了该体制雷达的关键参数;研究了该参数下雷达的测距测速性能、微弱信号检测能力与抗噪声体制干扰的能力。（2）研究了工程中可提高测距测速性能的方法—插值法与CZT法,进行了软件仿真验证与硬件实现;研究了该体制雷达在R-D二维谱上的探测性能,提高了小信号检测能力与抗干扰容限。（3）研制了一套基于FPGA的基带信号处理板,完成了基带调相信号发生、中频滤波放大、信号调理与模数转换等模块的硬件电路设计;设计了满足雷达性能要求且适用于FPGA的信号处理算法,包括I/Q解调、匹配滤波、距离门重排、多普勒检测以及恒虚警等处理模块;通过ISE平台实现了信号处理算法,并通过Model Sim进行了时序逻辑仿真验证。（4）设计了模拟中频信号产生模块,用于模拟产生中频回波信号以及噪声体制干扰下的中频回波信号;通过软硬件联合实验验证了信号处理算法的有效性与实时性,同时验证了干扰下信号处理算法的适用性。
宋祥伟[8]（2020）在《基于FPGA的低空探测雷达信号处理系统的研究与实现》文中指出低空探测雷达是一种以对低空目标进行探测与跟踪为主要任务的雷达。现场可编辑门阵列（FPGA）已广泛应用于雷达信号处理。本文基于某低空探测雷达课题,研究了一种双通道、宽窄复合脉冲体制雷达的信号处理方案,进行了算法分析与仿真,并完成了信号处理算法在FPGA上的设计与实现,最后完成了系统调试及外场测试。本文主要内容分为五个部分。1.雷达结构、波形选择及信号处理方案设计:此部分首先明确了雷达性能参数及工作模式参数,设计了雷达系统结构,由于雷达需要兼备远、近距离探测能力,且要求测距盲区尽可能小,所以采用了改进的雷达信号形式,即宽窄脉冲复合信号,最后设计出完整的信号处理方案。2.信号处理算法分析与仿真:此部分首先分析了带通采样定理,然后基于本课题采用的宽窄脉冲复合信号,对信号处理中的算法进行了研究与分析,算法包括数字下变频（DDC）、脉冲压缩、MTD及和差比幅测角,并针对宽窄复合脉冲信号的特点提出了脉冲压缩距离门拼接方法,通过MATLAB对宽窄脉冲复合信号处理流程进行了仿真。3.硬件设计:此部分从信号处理系统需求分析入手,详细讨论了雷达信号处理系统的硬件设计,在给出信号处理器的整体架构设计方案后,探讨了FPGA芯片性能及使用配置情况;然后依次对电源模块、时钟模块、DDR3存储模块、ADC采样模块进行了设计;最后给出FPGA相关接口设计方案。4.FPGA设计与实现:此部分设计了信号处理算法在FPGA上的实现结构,保证信号处理实时性,并通过Model Sim仿真做出分析与验证;对工程设计中遇到的资源复用与数据截位问题提出了自己的优化方法。5.系统调试及外场测试:此部分是对雷达信号处理系统的调试及外场测试,阐述了各硬件模块的调试方法,给出了调试结果;单独调试相关接口实现了正常通信;采用模拟器和信号处理器联调的方法,完成了信号处理系统的调试;雷达外场测试时,利用Chip Scope实时观察雷达对动、静目标的探测情况。论文经过方案设计、理论研究、硬件设计、软件编程、系统调试及外场测试,完成了基于FPGA的低空探测雷达信号处理系统的设计与实现。
王义良[9]（2019）在《CPM信号接收机同步算法研究与实现》文中研究指明随着新型航天运载火箭飞行任务复杂度日益提高,航天器上的传感器种类和数量越来越多,遥测数据的数据量越来越大,传统的PCM/FM遥测体制由于频谱效率和功率效率的局限,已经不能满足现代航天遥测发展的需要。连续相位调制（Continue Phase Modulation,CPM）具有高效的频谱和功率效率,是新一代遥测系统的主要信号体制。CPM信号解调通常采用相干方式,但相干解调对CPM信号同步误差比较敏感,因而对同步算法提出了更高的要求;同时,CPM信号的状态较多也导致同步算法的复杂度较高。针对上述问题,论文围绕CPM信号的低复杂度同步技术开展了研究,具体工作安排如下:（1）研究了CPM信号调制的基本原理,分析了单调制指数CPM与多调制指数CPM的相位状态转移关系,并重点研究了CPM信号最佳解调算法。研究了多调制指数CPM信号的PAM（Pulse Amplitude Modulation）分解和最大似然序列检测（Maximum Likelihood Sequence Detection,MLSD）解调算法。还研究了IRIG标准中的遥测网络系统信息TMNSMessage帧结构。（2）针对MLSD早迟环定时同步算法存在较多匹配滤波器数与网格状态数的问题,提出了基于频率脉冲截断（Frequency Pulse Truncated,FPT）和PAM分解的联合同步算法——FPT-PAM符号同步算法。该算法是在频率脉冲截断的基础上再对CPM信号进行PAM分解,利用这种减少状态后的检测器进行符号同步,极大降低了符号同步算法的复杂度。复杂度分析和仿真结果表明,所提算法的总网格状态数和匹配滤波器为MSLD算法的1/8,同时性能损失是在误码率为10-5处仅比MSLD算法恶化了1dB。因此所提的算法能显着降低复杂度,而性能损失不大。（3）在分析载波频偏和相位偏差对CPM信号解调性能影响的基础上,研究了适合CPM信号的载波频率同步算法和相位同步算法,提出了基于PAM分解的载波相位同步算法。基于PAM分解的载波相位同步算法利用波形能量占优的PAM脉冲进行相位估计,降低了复杂度,在高信噪比下接近理论的修正克拉美罗（MCRB）界,其性能在相位估计方差为10-4处仅比MCRB界恶化了约1dB。（4）设计了CPM信号接收机同步算法实现方案,并在FPGA硬件平台上验证。具体模块包括AD9361芯片的配置模块、基于Viterbi译码的早迟支路模块、定时误差估计模块,复数乘法器、频偏误差估计模块。通过对符号定时同步和载波频偏同步模块的功能测试,验证了CPM信号同步算法方案的可行性和同步模块设计的正确性。
何一豇[10]（2019）在《基于FPGA的直接序列扩频技术的研究与实现》文中指出随着现代通信技术的高速发展,通信系统对于保密性和抗干扰性的要求越来越高,而扩频通信可以提高通信系统保密性和抗干扰性,在这其中直接序列扩频系统因结构简单、易于实现因此得到了广泛的应用。传统的基于FPGA直接序列扩频系统的建模、仿真和实现是以硬件描述语言Verilog HDL和VHDL开发的,这样的开发效率低下,不能完全利用MATLAB的强大仿真功能进行交互式设计。本文在基于FPGA直接序列扩频系统的建模、仿真和实现上采用了Xilinx推出的数字信号算法专用建模工具System Generator结合MATLAB强大的仿真功能进行交互式设计,比传统以硬件描述语言建模的效率有着非常显着的提高,这是传统基于硬件描述语言所不能比拟的。本文主要研究的是基于FPGA直接序列扩频系统,从直接序列扩频系统的优点和基本原理入手,重点研究了基于噪声环境下直接扩频序列的抗噪声性,详细的介绍了直接序列扩频系统中各部分的基本原理,包括伪随机码原理、差分编码原理、基带传输信号双极性不归零码原理、成型滤波器原理、信号的内插和抽取原理、载波调制原理、扩原理、锁相环解调原理、差分解调原理、判决抽样、帧头捕获匹配滤波器原理,尤其介绍了基于锁相环解调和基于差分解调的原理和易实现性,最后将根据易实现程度和可接受的性能损失选择差分解调作为本文解调的方法。本文在直接序列扩频的各部分进行了理论推导,利用各部分的原理和理论推导在System Generator和MATLAB中对各部分进行建模和仿真,并且分析仿真结果。系统的建模、仿真、实现工作是在MATLAB2016B、ZYNQ7020、VIVADO2017.4以及System Generator平台上完成的。模型建立和仿真包括差分编码、编码后的扩频、扩频后的双极性不归零码、成型滤波器、数字上变频、解扩、差分解调、最佳抽样判决点、数据帧头的捕获、帧数据的输出。最后,在各部分建模和仿真符合设计要求后进行调制和解调两大部分的整体仿真,在整体仿真确认符合设计要求后将调制和解调两个模型分别生成DCP导入到VIVADO中配置好时序约束和ILA、VIO等,然后生成bitstream文件下载到FPGA上进行板级验证,利用ILA抓取的信号,然后结合模型仿真图对比验证模型,最后得到解调后数据与发送的数据完全一致,即直接序列扩频系统每部分的模型建立符合设计要求。
二、匹配滤波器的FPGA实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、匹配滤波器的FPGA实现（论文提纲范文）
（1）基于GA-TED的低抖动定时同步技术研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及研究意义 |
| 1.2 国内外发展动态 |
| 1.2.1 定时同步技术的国外动态 |
| 1.2.2 定时同步技术的国内动态 |
| 1.3 研究目标与研究内容 |
| 1.3.1 研究目标 |
| 1.3.2 研究内容 |
| 1.4 论文章节安排 |
| 第二章 定时同步基本理论及基础 |
| 2.1 全数字接收机的基带模型分析 |
| 2.2 定时偏差类型 |
| 2.3 定时同步架构 |
| 2.4 定时误差估计算法 |
| 2.4.1 M&M误差估计算法 |
| 2.4.2 早迟门误差估计算法 |
| 2.4.3 O&M误差估计算法 |
| 2.4.4 Gardner误差估计算法 |
| 2.4.5 算法对比分析 |
| 2.5 本章小结 |
| 第三章 基于Gardner算法的低抖动定时同步方案研究与设计 |
| 3.1 Gardner定时同步环路总体架构 |
| 3.2 插值滤波器设计 |
| 3.2.1 插值原理 |
| 3.2.2 插值滤波器的实现 |
| 3.3 定时误差检测器设计 |
| 3.3.1 GA-TED的缺陷分析 |
| 3.3.2 GA-TED的鉴相特性分析 |
| 3.4 环路滤波器设计 |
| 3.5 数控振荡器设计 |
| 3.6 定时抖动的产生原因及抑制方案 |
| 3.7 定时误差检测器的优化设计 |
| 3.7.1 定时误差估计公式的修正 |
| 3.7.2 修正定时误差检测器(m GA3-TED)的载波独立性证明 |
| 3.8 预滤波器的优化设计 |
| 3.8.1 预滤波器的原理分析 |
| 3.8.2 SPSO的优化原理 |
| 3.8.3 SPSO优化预滤波器 |
| 3.9 本章小结 |
| 第四章 基于Gardner算法的低抖动定时同步方案仿真验证 |
| 4.1 定时同步方案的仿真参数确定 |
| 4.2 定时同步方案的功能验证仿真 |
| 4.2.1 验证方案的定时相偏纠正能力 |
| 4.2.2 验证方案的定时频偏修正能力 |
| 4.2.3 验证方案的载波偏差独立性 |
| 4.3 定时同步方案的性能对比仿真 |
| 4.3.1 无定时偏差时的仿真结果分析 |
| 4.3.2 有定时偏差时的仿真结果分析 |
| 4.4 本章小结 |
| 第五章 基于Gardner算法的低抖动定时同步方案硬件实现与验证 |
| 5.1 数字通信系统整体框架 |
| 5.2 系统硬件芯片选型 |
| 5.2.1 数字信号处理芯片选型 |
| 5.2.2 射频芯片选型 |
| 5.3 定时同步算法的FPGA实现与仿真 |
| 5.3.1 插值滤波模块IPF的 FPGA实现 |
| 5.3.2 预滤波模块PF的 FPGA实现 |
| 5.3.3 定时误差检测模块TED的 FPGA实现 |
| 5.3.4 环路滤波模块LP的 FPGA实现 |
| 5.3.5 数控振荡模块NCO的 FPGA实现 |
| 5.3.6 重采样模块Resample的 FPGA实现 |
| 5.3.7 定时同步各模块联合与仿真 |
| 5.4 板级测试及验证 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
（2）高动态直接序列扩频通信系统关键算法研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外发展现状 |
| 1.3 本文的内容结构及写作安排 |
| 第二章 直接序列扩频通信原理介绍 |
| 2.1 扩频通信系统介绍 |
| 2.1.1 扩频通信系统的理论基础 |
| 2.1.2 扩频通信系统的性能指标 |
| 2.1.2.1 处理增益 |
| 2.1.2.2 干扰容限 |
| 2.1.3 扩频系统的特点 |
| 2.1.4 扩频系统的分类 |
| 2.2 伪随机码的特点 |
| 2.2.1 m序列的产生 |
| 2.2.2 m序列的特点 |
| 2.3 直接序列扩频基本原理 |
| 2.3.1 直接序列扩频通信系统架构 |
| 2.3.2 直接序列扩频通信抗干扰能力 |
| 2.4 码间抗干扰技术 |
| 2.4.1 基带传输系统 |
| 2.4.2 码间干扰及消除方法 |
| 2.4.3 成形滤波器 |
| 2.4.3.1 升余弦脉冲滤波器 |
| 2.4.3.2 平方根升余弦脉冲滤波器 |
| 2.5 本章小结 |
| 第三章 高动态直接序列扩频接收机关键算法研究 |
| 3.1 概述 |
| 3.2 多普勒频移对接收机的影响 |
| 3.3 高动态直接序列扩频捕获算法研究 |
| 3.3.1 线性搜索算法 |
| 3.3.2 并行搜索算法 |
| 3.3.2.1 并行频率搜索 |
| 3.3.2.2 并行伪码相位搜索 |
| 3.3.3 传统捕获方法总结 |
| 3.3.4 基于PMF-FFT的捕获方法 |
| 3.3.4.1 数字部分匹配滤波器 |
| 3.3.4.2 PMF-FFT捕获算法原理 |
| 3.4 高动态直接序列扩频跟踪原理介绍 |
| 3.5 本章小结 |
| 第四章 高动态捕获模块的FPGA设计与仿真验证 |
| 4.1 设计方案 |
| 4.1.1 FPGA简介 |
| 4.1.2 FPGA选型 |
| 4.1.3 设计中使用软件 |
| 4.2 测试模块设计 |
| 4.2.1 信息数据的产生 |
| 4.2.2 m序列发生器 |
| 4.2.3 扩频编码方式 |
| 4.2.4 成形滤波器设计 |
| 4.2.5 模拟高动态载波的生成 |
| 4.3 基于PMF-FFT的捕获模块设计 |
| 4.3.1 下变频与基带滤波器设计 |
| 4.3.2 部分匹配滤波器的设计 |
| 4.3.3 FFT模块仿真测试 |
| 4.3.4 捕获门限的确定 |
| 4.3.5 整个捕获系统的设计总结 |
| 4.4 高动态下捕获模块性能参数总结 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文的贡献及总结 |
| 5.2 下一步的工作计划 |
| 致谢 |
| 参考文献 |
| 附录 |
| 附录A 主要FPGA设计程序及其说明 |
| A.1 设计顶层模块 |
| A.2 扩频调制模块 |
| A.3 解扩频模块 |
| A.4 m序列产生模块 |
| A.5 部分匹配滤波与FFT捕获模块 |
| A.6 峰值判决模块 |
| 在学期间取得的与学位论文相关的研究成果 |
（3）直接序列扩频接收机同步研究及VHDL实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 扩频通信基础 |
| 2.1 香农定理 |
| 2.2 直接序列扩频系统原理 |
| 2.3 常用的伪随机序列 |
| 2.3.1 m序列 |
| 2.3.2 Gold序列 |
| 2.3.3 M序列 |
| 2.4 直扩信号的捕获和跟踪技术 |
| 2.5 本章小结 |
| 第三章 伪码的捕获及跟踪 |
| 3.1 伪码捕获原理分析 |
| 3.2 滑动相关器捕获法 |
| 3.3 匹配滤波器捕获法 |
| 3.4 超前滞后环跟踪法 |
| 3.5 本章小结 |
| 第四章 载波信号的同步及跟踪 |
| 4.1 载波同步原理分析 |
| 4.2 FLL环 |
| 4.3 PLL环 |
| 4.4 本章小结 |
| 第五章 硬件平台设计及测试 |
| 5.1 硬件平台介绍及设计 |
| 5.1.1 基带处理部分 |
| 5.1.2 处理器部分 |
| 5.1.3 ADC电路 |
| 5.1.4 DDR3 电路 |
| 5.1.5 时钟电路 |
| 5.1.6 电源电路 |
| 5.2 数字下变频设计 |
| 5.3 扩频码捕获跟踪设计 |
| 5.4 载波环同步设计 |
| 5.5 FPGA和 ARM的通信接口 |
| 5.6 测试情况 |
| 5.7 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（4）基于ZYNQ MPSOC的实时高分辨率SAR成像处理系统（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景和意义 |
| 1.2 国内外研究历史现状 |
| 1.2.1 SAR技术发展现状 |
| 1.2.2 SAR成像系统研究现状 |
| 1.3 本文的内容及安排 |
| 第二章SAR成像原理及系统总体方案设计 |
| 2.1 SAR成像原理 |
| 2.1.1 SAR成像模型 |
| 2.1.2 距离分辨率 |
| 2.1.3 方位分辨率 |
| 2.2 改进的距离多普勒算法 |
| 2.3 ZYNQ MPSOC芯片 |
| 2.3.1 ZYNQ MPSOC处理器介绍 |
| 2.3.2 PS与PL之间的数据通信 |
| 2.3.3 硬件平台 |
| 2.4 系统总体设计 |
| 2.4.1 处理系统部分设计 |
| 2.4.2 可编程逻辑部分设计 |
| 2.5 本章小结 |
| 第三章SAR信号预处理设计与实现 |
| 3.1 信号预处理的设计流程 |
| 3.2 数字下变频 |
| 3.2.1 数字下变频的设计 |
| 3.2.2 半带滤波器的设计与实现 |
| 3.2.3 数字下变频的仿真与结果分析 |
| 3.3 滤波抽取 |
| 3.3.1 并行FIR滤波器的原理 |
| 3.3.2 滤波抽取的FPGA实现 |
| 3.3.3 滤波抽取的仿真与结果分析 |
| 3.4 多普勒中心估计 |
| 3.4.1 多普勒中心估计的设计与实现 |
| 3.4.2 多普勒中心的仿真与结果分析 |
| 3.5 方位向预滤波 |
| 3.5.1 方位向预滤波的设计与实现 |
| 3.5.2 多普勒中心系数的生成 |
| 3.5.3 方位向预滤波的仿真与结果分析 |
| 3.6 距离脉压 |
| 3.6.1 FFT/IFFT模块 |
| 3.6.2 匹配滤波的设计 |
| 3.6.3 增益控制 |
| 3.6.4 距离脉压的仿真与结果分析 |
| 3.7 信号预处理的资源统计 |
| 3.8 本章小结 |
| 第四章SAR实时成像处理设计与实现 |
| 4.1 实时成像模块的总体设计 |
| 4.1.1 系统处理流程和功能划分 |
| 4.1.2 成像处理模块的设计 |
| 4.2 SAR成像算法的设计与实现 |
| 4.2.1 一次补偿 |
| 4.2.2 距离徙动校正 |
| 4.2.3 方位调频率估计 |
| 4.2.4 方位脉压 |
| 4.2.5 多视量化 |
| 4.2.6 功能验证与误差分析 |
| 4.3 成像处理数据传输的接口设计 |
| 4.3.1 AXI DMA的模块 |
| 4.3.2 基于AXI DMA数据传输的设计 |
| 4.4 矩阵转置的设计与实现 |
| 4.4.1 矩阵转置的设计方法 |
| 4.4.2 矩阵转置PS实现方案 |
| 4.4.3 矩阵转置PS和PL协同实现方案 |
| 4.5 系统功能验证 |
| 4.5.1 硬件成像系统测试 |
| 4.5.2 资源性能分析 |
| 4.5.3 时间统计与分析 |
| 4.5.4 成像结果及分析 |
| 4.6 本章小结 |
| 第五章 工作总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）通信数字接收机中载波和定时同步方法的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景与研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 符号率检测技术的研究现状 |
| 1.2.2 载波同步技术的研究现状 |
| 1.2.3 定时同步技术的研究现状 |
| 1.3 论文主要内容与结构 |
| 第2章 数字通信同步技术基础 |
| 2.1 数字通信接收机架构和同步技术 |
| 2.2 符号率检测技术 |
| 2.3 载波同步技术 |
| 2.3.1 基于乘法鉴相器的经典Costas环 |
| 2.3.2 基于符号乘法鉴相器的Costas环 |
| 2.4 定时同步技术 |
| 2.4.1 早迟门定时同步技术 |
| 2.4.2 Gardner定时同步技术 |
| 第3章 一种改进的数字Costas环及其FPGA实现 |
| 3.1 引言 |
| 3.2 改进数字Costas环的载波同步方法 |
| 3.2.1 基于反正切的改进鉴相器 |
| 3.2.2 变参环路滤波器 |
| 3.3 MATLAB仿真性能分析 |
| 3.4 改进数字Costas环的FPGA实现 |
| 3.4.1 匹配滤波器的FPGA设计 |
| 3.4.2 NCO的 FPGA设计 |
| 3.4.3 环路滤波器的FPGA设计 |
| 3.4.4 鉴相器的FPGA设计 |
| 3.4.5 改进数字Costas环的FPGA性能分析 |
| 3.5 改进数字Costas环的硬件仿真性能 |
| 3.6 本章总结 |
| 第4章 基于Farrow结构的高阶内插器定时同步方法及其FPGA实现 |
| 4.1 引言 |
| 4.2 基于Farrow结构的高阶内插器定时同步方法 |
| 4.2.1 高阶定时误差检测模块 |
| 4.2.2 基于NCO调整的内插控制器 |
| 4.3 基于Farrow结构的高阶内插器定时同步方法的MATLAB性能仿真 |
| 4.4 基于Farrow结构的高阶内插器定时同步方法的FPGA实现 |
| 4.4.1 内插器的FPGA设计 |
| 4.4.2 NCO控制器的FPGA设计 |
| 4.4.3 高阶定时误差计算模块与环路滤波器模块的FPGA设计 |
| 4.4.4 接口与资源消耗 |
| 4.5 基于Farrow结构的高阶内插器定时同步系统的硬件仿真性能 |
| 4.6 本章总结 |
| 第5章 系统的整体性能仿真与硬件测试 |
| 5.1 测试系统的仿真性能 |
| 5.2 测试系统的硬件实现 |
| 5.3 硬件测试性能 |
| 5.5 本章总结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 研究展望 |
| 参考文献 |
| 攻读硕士期间发表的成果目录 |
| 致谢 |
（6）基于ZYNQ的侧扫声纳信号处理系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号说明 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 论文组织结构 |
| 1.3.1 主要研究内容 |
| 1.3.2 论文章节安排 |
| 第二章 侧扫声纳原理及ZYNQ技术 |
| 2.1 侧扫声纳的基本原理 |
| 2.2 脉冲压缩技术 |
| 2.3 匹配滤波器原理 |
| 2.4 ZYNQ技术 |
| 2.4.1 ZYNQ的概述 |
| 2.4.2 处理系统PS部分 |
| 2.4.3 可编程逻辑PL部分 |
| 2.4.4 PS-PL系统互联结构 |
| 2.5 本章小结 |
| 第三章 基于ZYNQ的信号处理单元设计 |
| 3.1 FIR数字滤波器设计 |
| 3.1.1 FIR滤波器原理及基本结构 |
| 3.1.2 FIR数字滤波器的设计方法 |
| 3.1.3 FIR数字滤波器设计 |
| 3.2 抽取滤波器设计 |
| 3.2.1 抽取的基本原理 |
| 3.2.2 滤波器设计 |
| 3.3 匹配滤波器设计 |
| 3.4 数据传输模块 |
| 3.4.1 数据传输模块方案设计 |
| 3.4.2 基于AXI4 总线的自定义DMA IP核设计 |
| 3.5 本章小结 |
| 第四章 基于ZYNQ的软硬件结合设计方法 |
| 4.1 硬件平台及信号处理整体方案设计 |
| 4.1.1 总体功能需求 |
| 4.1.2 系统硬件平台设计 |
| 4.1.3 信号处理整体方案设计 |
| 4.2 信号发射IP核 |
| 4.3 信号接收同步IP核 |
| 4.4 自定义读取DMA IP核 |
| 4.5 信号处理IP核 |
| 4.5.1 数字正交解调 |
| 4.5.2 低通滤波器 |
| 4.5.3 抽取降采样 |
| 4.5.4 匹配滤波器 |
| 4.6 自定义存储DMA IP核 |
| 4.7 嵌入式系统设计 |
| 4.8 本章小结 |
| 第五章 实验结果及分析 |
| 5.1 数据传输模块测试 |
| 5.1.1 数据读取测试 |
| 5.1.2 数据存储测试 |
| 5.2 模拟声纳回波信号测试 |
| 5.2.1 算法仿真分析 |
| 5.2.2 模拟信号测试 |
| 5.3 整机系统实验室测试 |
| 5.3.1 发射信号测试 |
| 5.3.2 接收同步信号测试 |
| 5.4 整机系统水槽测试 |
| 5.5 整机系统水池测试 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 研究工作总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 1 作者简历 |
| 2 参与的科研项目 |
| 3 获奖情况 |
| 4 发明专利 |
| 学位论文数据集 |
（7）毫米波伪码调相连续波近程探测雷达信号处理设计（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 伪码体制近程探测雷达研究现状与趋势 |
| 1.2.1 伪码体制近程探测雷达研究现状 |
| 1.2.2 关键技术研究现状 |
| 1.3 论文主要工作及结构安排 |
| 2 伪码调相连续波近程探测雷达系统原理及参数设计 |
| 2.1 伪码调相连续波近程探测雷达工作原理及系统指标 |
| 2.1.1 雷达系统结构与工作原理 |
| 2.1.2 雷达系统关键参数设计 |
| 2.2 伪随机码信号特性及编码序列选择 |
| 2.2.1 伪随机码的特性 |
| 2.2.2 伪随机码信号的模糊函数 |
| 2.3 伪随机码信号参数的选择 |
| 2.3.1 测距与测速原理 |
| 2.3.2 测距关键参数选择 |
| 2.3.3 测速关键参数选择 |
| 2.3.4 距离旁瓣分析 |
| 2.4 本章小结 |
| 3 伪码调相连续波近程探测信号处理算法设计 |
| 3.1 信号处理方案设计 |
| 3.2 测距算法与测距性能 |
| 3.2.1 测距算法 |
| 3.2.2 测距性能分析 |
| 3.2.3 插值法提高测距性能 |
| 3.3 测速算法与测速性能 |
| 3.3.1 测速算法及测速性能分析 |
| 3.3.2 基于CZT频谱细化提高测速精度 |
| 3.4 影响探测性能的主要因素分析 |
| 3.4.1 多普勒频率对探测性能的影响 |
| 3.4.2 回波信号弱对探测性能的影响 |
| 3.4.3 干扰对探测性能的影响 |
| 3.5 R-D二维谱抗干扰性能分析 |
| 3.5.1 R-D二维谱分析 |
| 3.5.2 基于R-D谱的目标距离速度检测 |
| 3.6 本章小结 |
| 4 伪码调相连续波近程探测雷达基带信号处理硬件设计 |
| 4.1 基带信号处理模块总体设计 |
| 4.2 基带信号处理系统硬件电路设计 |
| 4.2.1 伪随机码发生器及调相器设计 |
| 4.2.2 中频滤波放大电路设计 |
| 4.2.3 模数转换器及其调理电路设计 |
| 4.2.4 电源及时钟设计 |
| 4.3 信号处理算法的FPGA实现 |
| 4.3.1 I/Q解调电路设计 |
| 4.3.2 相关电路与匹配滤波设计 |
| 4.3.3 多普勒检测电路设计 |
| 4.3.4 恒虚警检测电路设计 |
| 4.3.5 插值法电路设计 |
| 4.4 本章小结 |
| 5 伪码调相连续波近程探测雷达基带信号处理硬件测试 |
| 5.1 硬件系统设计 |
| 5.1.1 基带信号处理系统硬件绘制及调试 |
| 5.1.2 模拟中频回波信号产生模块 |
| 5.2 伪码调相连续波近程探测雷达系统联试 |
| 5.2.1 伪码调相信号与基带调制信号实测 |
| 5.2.2 中频回波信号实测 |
| 5.2.3 FPGA数字信号处理实测 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（8）基于FPGA的低空探测雷达信号处理系统的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状及发展动态 |
| 1.3 本文主要工作和章节安排 |
| 2 雷达结构、波形选择及信号处理方案设计 |
| 2.1 引言 |
| 2.2 雷达指标要求、系统结构及波形选择 |
| 2.2.1 雷达信号处理系统主要参数要求 |
| 2.2.2 雷达工作模式相关参数要求 |
| 2.2.3 雷达系统结构 |
| 2.2.4 波形选择与参数设计 |
| 2.3 信号处理方案设计 |
| 2.4 本章小结 |
| 3 信号处理算法分析与仿真 |
| 3.1 引言 |
| 3.2 带通采样定理 |
| 3.3 线性调频宽窄脉冲复合信号特性分析 |
| 3.4 线性调频宽窄脉冲复合信号数字下变频 |
| 3.5 线性调频脉冲信号脉冲压缩 |
| 3.5.1 脉冲压缩体制雷达 |
| 3.5.2 匹配滤波 |
| 3.5.3 脉冲压缩处理方法及加窗特性 |
| 3.6 动目标检测(MTD) |
| 3.7 和差比幅测角 |
| 3.8 零中频和差双通道信号处理的MATLAB仿真 |
| 3.8.1 零中频处理后和差双通道信号处理流程设计 |
| 3.8.2 宽、窄脉冲脉压后距离门拼接的MATLAB仿真 |
| 3.8.3 零中频处理后和差双通道信号处理MATLAB仿真 |
| 3.9 本章小结 |
| 4 信号处理系统硬件设计 |
| 4.1 引言 |
| 4.2 雷达信号处理器的整体架构设计 |
| 4.3 FPGA芯片性能及使用配置 |
| 4.3.1 FPGA芯片性能 |
| 4.3.2 FPGA的使用及配置 |
| 4.4 电源模块的设计 |
| 4.4.1 信号处理器的电源需求分析 |
| 4.4.2 信号处理器的电源模块设计 |
| 4.5 时钟模块的设计 |
| 4.5.1 信号处理器的时钟需求分析 |
| 4.5.2 信号处理器的时钟模块设计 |
| 4.6 DDR3 存储模块的设计 |
| 4.7 ADC采样模块的设计 |
| 4.7.1 AD9650 芯片的工作模式及电路设计 |
| 4.7.2 AD9650 芯片的性能评估 |
| 4.8 FPGA相关接口的设计 |
| 4.8.1 FPGA与前端硬件设备的时序控制接口设计 |
| 4.8.2 FPGA与 DSP间接口设计 |
| 4.9 本章小结 |
| 5 信号处理的FPGA设计与实现 |
| 5.1 引言 |
| 5.2 数字下变频的FPGA设计与实现 |
| 5.2.1 DDC实现结构 |
| 5.2.2 DDC实现结构中主要IP核的应用 |
| 5.2.3 DDC在 FPGA上的实现 |
| 5.3 脉冲压缩的FPGA设计与实现 |
| 5.3.1 脉冲压缩实现结构 |
| 5.3.2 脉冲压缩结构中FFT IP核的使用 |
| 5.3.3 脉冲压缩在FPGA上的实现 |
| 5.4 MTD的 FPGA设计与实现 |
| 5.5 FPGA资源复用及数据截位问题 |
| 5.5.1 FPGA的资源复用 |
| 5.5.2 数据截位问题 |
| 5.6 本章小结 |
| 6 系统调试及外场测试 |
| 6.1 引言 |
| 6.2 硬件平台调试 |
| 6.2.1 时钟系统调试 |
| 6.2.2 DDR3 模块调试 |
| 6.2.3 A/D数据采集模块调试 |
| 6.3 相关接口调试 |
| 6.3.1 时序控制接口模块的调试 |
| 6.3.2 EMIF16 接口的调试 |
| 6.3.3 SRIO接口的调试 |
| 6.4 信号处理系统调试 |
| 6.5 外场测试 |
| 6.6 本章小结 |
| 7 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）CPM信号接收机同步算法研究与实现（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 研究现状 |
| 1.3 本文内容及结构 |
| 2 CPM调制原理与接收机设计 |
| 2.1 CPM信号调制 |
| 2.2 CPM信号网格状态 |
| 2.2.1 单调制指数CPM信号相位状态分析 |
| 2.2.2 多调制指数CPM信号相位状态分析 |
| 2.3 CPM信号最佳解调算法 |
| 2.4 CPM信号数字接收机设计 |
| 2.5 TMNSMessage信号帧结构 |
| 2.6 本章小结 |
| 3 CPM信号解调技术研究 |
| 3.1 CPM信号的PAM分解原理 |
| 3.1.1 二进制CPM信号的PAM分解 |
| 3.1.2 多进制CPM信号的PAM分解 |
| 3.2 基于PAM分解的CPM解调算法 |
| 3.2.1 最优解调算法 |
| 3.2.2 次优解调算法 |
| 3.2.3 算法对比 |
| 3.3 本章小结 |
| 4 CPM信号符号同步技术 |
| 4.1 符号同步算法 |
| 4.2 基于MLSD的早迟环符号同步算法 |
| 4.2.1 基于MLSD早迟环的符号同步方案 |
| 4.2.2 基于MLSD早迟环符号同步的复杂度简化 |
| 4.3 基于MLSD早迟环符号同步算法的复杂度简化 |
| 4.3.1 基于频率脉冲截断的早迟环符号同步算法 |
| 4.3.2 基于PAM分解的早迟环符号同步算法 |
| 4.3.3 基于FPT与 PAM分解的早迟环符号同步算法 |
| 4.3.4 低复杂度符号同步算法性能对比 |
| 4.4 本章小结 |
| 5 CPM信号载波同步技术 |
| 5.1 载波频率同步算法 |
| 5.1.1 频偏对CPM系统的影响 |
| 5.1.2 相位噪声对CPM系统的影响 |
| 5.1.3 基于MLSD载波频率同步算法 |
| 5.2 载波相位同步算法 |
| 5.2.1 相位偏差对CPM系统的影响 |
| 5.2.2 基于PAM分解的载波相位同步算法 |
| 5.3 本章小结 |
| 6 CPM数字接收机设计与算法验证 |
| 6.1 CPM数字接收机设计与硬件平台 |
| 6.1.1 硬件平台 |
| 6.1.2 CPM数字接收机硬件设计方案 |
| 6.2 载波频率同步算法的FPGA实现与验证 |
| 6.3 符号定时同步算法的FPGA实现与验证 |
| 6.4 本章小结 |
| 7 总结与展望 |
| 7.1 论文工作总结 |
| 7.2 后期工作展望 |
| 参考文献 |
| 附录 |
| A.作者在攻读学位期间参加的科研工作 |
| B.学位论文数据集 |
| 致谢 |
（10）基于FPGA的直接序列扩频技术的研究与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 引言 |
| 1.1 研究背景与意义 |
| 1.2 国内外扩频通信研究现状 |
| 1.2.1 国内外扩频通信研究现状 |
| 1.2.2 扩频技术的应用 |
| 1.3 FPGA的特点 |
| 1.4 软件无线电技术 |
| 1.5 论文章节的安排 |
| 第2章 扩频系统的组成和基本原理 |
| 2.1 扩频通信技术的理论 |
| 2.2 直接序列扩频系统的基本原理 |
| 2.3 直接序列扩频系统的抗干扰性能分析 |
| 2.4 直接扩频调制解调原理 |
| 2.4.1 扩频信号的产生 |
| 2.4.2 差分编码 |
| 2.4.3 成型滤波器的原理 |
| 2.4.4 信号抽取和内插原理 |
| 2.4.5 直接数字频率合成器(DDS) |
| 2.4.6 直接序列扩频系统的调制方式 |
| 2.4.7 直接扩频信号的解扩 |
| 2.4.8 锁相环解调原理 |
| 2.4.9 差分解调原理 |
| 2.4.10 最佳抽样判决点 |
| 2.4.11 帧同步 |
| 2.5 本章小结 |
| 第3章 直接序列扩频系统的设计与仿真 |
| 3.1 调制部分 |
| 3.1.1 扩频码的产生 |
| 3.1.2 差分编码与扩频 |
| 3.1.3 双极性不归零码 |
| 3.1.4 成型滤波器 |
| 3.1.5 数字上变频DUC |
| 3.2 解调部分 |
| 3.2.1 解扩前的位宽扩展 |
| 3.2.2 解扩 |
| 3.2.3 差分解调 |
| 3.2.4 门限设置 |
| 3.2.5 最佳判决点 |
| 3.2.6 帧同步 |
| 3.2.7 数据的输出 |
| 3.3 直接扩频系统在高斯信道下仿真 |
| 3.4 本章小结 |
| 第4章 系统功能板级测试 |
| 4.1 生成FPGA需要的文件 |
| 4.2 板级验证 |
| 4.3 总结 |
| 结论 |
| 致谢 |
| 参考文献 |
| 攻读学位期间取得学术成果 |
四、匹配滤波器的FPGA实现（论文参考文献）
- [1]基于GA-TED的低抖动定时同步技术研究与实现[D]. 徐扶贤. 电子科技大学, 2021(01)
- [2]高动态直接序列扩频通信系统关键算法研究与实现[D]. 陈诚. 电子科技大学, 2021(01)
- [3]直接序列扩频接收机同步研究及VHDL实现[D]. 汤湘伟. 电子科技大学, 2021(01)
- [4]基于ZYNQ MPSOC的实时高分辨率SAR成像处理系统[D]. 王康景. 西安电子科技大学, 2020(05)
- [5]通信数字接收机中载波和定时同步方法的研究与实现[D]. 李非. 广西师范大学, 2020(02)
- [6]基于ZYNQ的侧扫声纳信号处理系统设计[D]. 葛倍倍. 浙江工业大学, 2020(08)
- [7]毫米波伪码调相连续波近程探测雷达信号处理设计[D]. 王钊. 南京理工大学, 2020(01)
- [8]基于FPGA的低空探测雷达信号处理系统的研究与实现[D]. 宋祥伟. 南京理工大学, 2020(01)
- [9]CPM信号接收机同步算法研究与实现[D]. 王义良. 重庆大学, 2019(01)
- [10]基于FPGA的直接序列扩频技术的研究与实现[D]. 何一豇. 成都理工大学, 2019(02)