一、Parallel pipelined least-mean-square algorithm and its performance analysis（论文文献综述）
徐炜鸿[1]（2020）在《神经网络在基带信号处理中的应用及其高效实现》文中研究说明未来无线网络超高的速率给基带信号处理芯片的设计与实现提出了巨大的挑战,基带芯片不仅需要能够处理多种算法,还需要能够提供极高的吞吐率,然而电子信息设备小型化、低功耗的发展趋势意味着未来的基带芯片需要兼具小面积和低功耗的特性。在摩尔定律放缓的大背景下,这些挑战使得基带芯片的设计与制造难上加难。此外已有的无线基带算法中还面临最优检测与估计、无法建模和难以求解以及缺乏算法与硬件实现联合优化等问题。本文立足于以上问题,对神经网络算法在多个基带算法中的应用进行了深入探究。此外,本文还针对经过神经网络优化的算法,进行算法与硬件的协同优化,提出了高效的专用硬件架构,并在ASIC平台上进行了实现和性能验证。首先,针对第五代移动通信（5G）系统中的极化码译码,本文提出了深度学习（DL）方法,以优化极化码BP译码和级联的Polar--LDPC码联合译码这两种译码算法。首先,本文提出了二维偏移最小和（2--D OMS）译码算法,以提升现有归一化最小和（NMS）译码的纠错性能。然后,本文利用DL中优化神经网络的方法用来优化和搜索所提出算法中的参数。数值结果表明,在各种码长度上,所提出的2--D OMS与精确BP译码算法之间几乎没有纠错性能上的差距。本文还针对级联的Polar--LDPC码,提出了低复杂度的级联OMS算法,结果显示经过DL算法优化后的级联OMS算法在码长为1024的极化码上,取得了与L=2的CRC辅助的串行抵消列表（CA-SCL）译码算法接近的纠错性能。上述的优化方法被扩展应用到大规模MIMO系统,深度神经网络（DNN）被用于增强基于消息传递算法的MIMO检测器（MPD）。本文首先介绍了通过展开迭代的MPD算法来构建用于MIMO检测的DNN架构的通用方法。然后结合改进的MPD(包括阻尼置信传播（BP）,最大和（MS）BP和简化的CHEMP算法,提出了多种DNN MIMO检测器。所提出的DNN MIMO检查其中未知的校正因子通过深度学习方法进行优化,以达到更好的性能。实验结果表明,与最小均方误差（MMSE）,BP和CHEMP等多种最新的MIMO检测算法相比,本文提出的DNN MIMO检测器只需要训练一次,即可重复用于多次检测,而且在保证复杂度相近的前提下,可以实现更好的误码率性能,增加对各种天线和信道条件的鲁棒性。基于神经网络方法,本文还研究了非线性信道上的均衡问题。文章提出了一种基于神经网络的联合均衡与译码器,无需信道状态信息（CSI）即可实现对接收信号的盲均衡和译码过程。与已有的方法不同,本文使用了两个分离的神经网络。首先,使用一个卷积神经网络（CNN）从具有码间干扰和非线性失真的接收信号中,自适应地恢复出传输信号。然后,一个深度神经网络译码器（NND）对来自CNN均衡器的检测信号结果进行译码。在多种信道条件下,实验结果表明,所提出的CNN均衡器比其他基于机器学习的方法具有更好的均衡性能。与最先进的神经网络模型相比,所提出的模型减少了约2/3的参数量。此外,该模型可以轻松地以O（n）的复杂度拓展到任意长度的序列。针对低复杂度的硬件实现,本文对极化码译码和神经网络的推理等各种任务提出了多种量化方案和优化策略,主要贡献在于三个方面:（a）本文提出一种确定极化码BP译码器的定点量化方案和最佳LLR缩放因子的方法,为相应的硬件设计提供了理论指导。（b）此外,针对高效CNN推理,本文提出了一种低比特且无需重新训练的量化方法,该方法可使CNN仅用移位和加法运算处理推理运算。实验结果表明,与其他低比特的量化方法相比,该方法无需在Image Net上进行重新训练即可达到更高的精度。而与全精度模型相比,所提出的算法取得了5至8倍的压缩比,而硬件实现所需的资源大量减少,同时还保持了系统吞吐量。（c）为了设计和优化通信系统中的神经网络模型,我们提出了一个经过重新训练的迭代优化框架,以找到不同神经网络的高效量化方案。此外,本文提出了卷积神经网络的高效设计方法,在不损失性能的前提下减少了所需的参数和计算复杂度。在调制分类、信道译码器和均衡器任务上,与全精度模型相比,量化并优化后的NN模型仅需4到5位的权重比特和8比特的激活值即可达到与全精度模型相当的性能。优化后模型的大小被显着压缩,推理的硬件复杂度也大大降低。除了算法的优化外,本文还重点研究了极化码BP译码器和神经网络推理的高效能和可重配置的硬件体系结构。首先,本文提出了可配置的极化码OMS译码器的ASIC硬件架构。该译码器架构可重新配置,以支持三种极化码码长（N=256,512,1024）和两种译码模式（2-D OMS和级联OMS）。在65 nm CMOS工艺上实现的极化码OMS译码器对于码长为1024的最大译码吞吐率为5.4 Gb/s,对于码长为256的最大译码吞吐率为7.5 Gb/s,与目前其他最新的极化码BP译码器性能相当。此外,在码长度为1024的级联OMS译码模式下可实现5.1 Gb/s的吞吐量,延迟为200 ns,这优于具有相近纠错性能的CA-SCL（L=2）译码器。现有的研究利用Winograd和快速傅里叶变换（FFT）等快速算法来减少CNN的卷积运算复杂度,本文针对CNN和生成对抗网络（GAN）模型提出了一种基于ASIC的可重构且低复杂度的加速器,旨在进一步加速CNN中的卷积（CONV）以及GAN中的转置卷积（TCONV）计算。首先,利用费马数变换（FNT）,我们提出了两种基于FNT的快速算法,分别降低了CONV和TCONV计算的复杂度。然后给出了基于FNT的加速器的硬件体系结构,以实现所提出的快速算法。还介绍了确定硬件设计参数和优化数据流的方法,以获取最高的性能和效率。此外,我们在65 nm 1P9M工艺上实现了所提出的加速器,并在多种CNN和GAN模型上对其进行了评估和测试。布局布线的后仿真结果表明,我们的设计在VGG-16上实现了288.0 GOP/s的吞吐率以及25.11 GOP/s/mm2的硬件面积效率,优于最新的CNN加速器。此外,在GAN上至少比现有的加速器快1.7倍,并且其能源效率分别是CPU和GPU的275.3倍和12.5倍。
张晓红[2]（2009）在《直扩系统中窄带干扰抑制算法的研究及FPGA实现》文中认为在直扩系统中,窄带干扰是一个非常重要的问题,影响着整个系统的性能。若窄带干扰信号总功率超过了直扩系统的干扰容限,则系统性能会严重恶化甚至不能工作。本文针对直扩系统中的窄带干扰抑制算法进行研究,设计并实现了满足实用要求的基于FPGA平台的直扩系统窄带干扰抑制算法。本文采用的直扩系统窄带干扰抑制算法是时域自适应滤波算法,在算法中将解扩并经过滤波器滤波后的信号重新扩频后作为自适应滤波算法的期望信号,用这种方法可以得到较为纯净的期望信号,有利于提高直扩系统窄带干扰抑制能力。理论分析、MATLAB仿真和FPGA实现表明,本文采用的直扩系统窄带干扰抑制算法可以应用于实际工程中。此算法对窄带干扰的频率和个数变化不敏感,能够有效地抑制平稳及慢变的窄带干扰。当窄带干扰的频率、带宽和幅度发生变化时,此算法能对窄带干扰连续进行分析,使得自适应滤波处理后的陷波位置、陷波宽度和陷波深度能够自适应地变化,最终完全抑制窄带干扰。故此直扩系统窄带干扰抑制算法能够有效地抑制窄带干扰,引入此算法后,直扩系统性能的改善达到了预期的效果。
刘昕颖[3]（2003）在《混沌ADC的电路与优化设计及其性能分析》文中研究指明A/D转换器（ADC）是模拟系统与数字系统接口的关键部件，长期以来一直被广泛应用于雷达、通信、电子对抗、声纳、卫星、导弹、测控系统、地震、医疗、仪器仪表、图像和音频等领域。随着计算机和通信产业的迅猛发展，进一步推动了ADC的应用并使其有了长足进步，ADC正逐步向高速、高精度和低功耗的方向发展。 本文提出了一种新的A/D转换方法，即用非线形迭代系统的混沌特性来实现信号量化，并提出了基于开关电容的ADC电路设计。理论分析和实验仿真表明本文所提出的A/D转换器克服了流水结构A/D转换器多级之间的增益匹配和每级中A/D和D/A转换之间的匹配等主要影响精度的设计问题，具有对噪声干扰不敏感等特性，降低了对部分元器件的精度等要求，可能为高速高精度A/D转换器的设计提供一种新的途经。 第1章介绍了A/D转换技术的应用背景及其发展历史、现状和发展趋势，并概述了本文的主要研究工作内容。 第2章介绍了A/D转换器的基本工作原理，并给出了评价A/D转换器的几种主要技术指标，最后简单介绍了现有的各种类型A/D转换器，并对其性能特点作了简单的对比。 第3章介绍了混沌A/D转换器的设计原理，提出了一种全新的A/D转换的映射函数，并给出了混沌A/D转换器的原理框图。 第4章设计了具体的电路来实现混沌A/D转换，并给出了在PSpice中的仿真结果。 第5章从映射函数和电路结构两方面对混沌A/D转换器的设计方案作了进一步的优化，并对其基本性能作出了理论分析和比较。
尚勇[4]（2000）在《并行滤波算法及其脉动阵结构研究》文中研究说明随着现代信号处理技术的不断发展，所需处理的信号种类越来越多，形式越来越复杂，对系统速度的要求也不断提高。例如在雷达，通信等信号处理领域，通常对滤波器的速度要求较高；而在一些如语音信号处理等领域，要求滤波器应有较大的阶数。这都要求所采用的滤波器要有高的处理速度，而在自适应处理时，还应有快的收敛速度和小的稳态误差。在这种情况下，如何提高固定权值滤波器的处理速度以及寻找适合于构造快速收敛的自适应滤波算法和自适应滤波器结构是当前工程界所面临的一个重要问题。 本文主要对固定权值的FIR/IIR滤波器高速结构和并行自适应滤波算法以及自适应滤波器高速实现结构进行了研究。主要工作概括如下：1、设计了基于并行实现的FIR滤波器脉动阵结构。该结构既具有脉动阵结构的高 度流水线特性，又具有一定的并行性。与常规的FIR滤波器脉动阵结构相比， 该结构的脉动频率与系统的输入输出频率相同，而常规脉动阵结构的输入输出 频率低于脉动频率。与普通的滤波器并行结构相比，该结构具有高度的流水线 特性，使系统速率得到提升，获得了高的数据吞吐率，同时系统功耗也得到降 低。2、小波变换在现代信号处理中得到广泛的应用。但目前的研究大多集中在理论研 究领域，对如何构造高速小波滤波器结构的研究却不多。本文结合Mallat快速 算法的特点，给出了一种小波分解和综合并行滤波器脉动阵结构，该结构可同 时完成滤波和上2或下2采样处理。文中进一步采用输入数据重排技术，可只 使用一对滤波器来完成多级滤波，从而简化了系统设计，降低了硬件成本。3、将适用于MA模型的基于多项式分解的并行关系式推广到ARMA模型。设计 了IIR滤波器并行结构和并行IIR滤波器脉动阵结构。与已有的IIR滤波器结 构相比，并行脉动阵结构既具有高度流水线特性，又具有一定的并行特性；系 统的脉动频率与输入输出频率相同，数据吞吐率高。4、分析了并行自适应滤波的原理。分析表明对于并行自适应滤波，其各子滤波器 权值的最优解与常规自适应滤波的维纳解在形式上是完全相同的，不同之处仅 在于数据自相关矩阵以及输入信号与期望信号的互相关矢量的选择不同。在此 基础上，本文提出了一种基于梯度的并行LMS算法，并分析了该并行LMS算 法的性能。与常规算法相比，在保证算法收敛的前提下，并行LMS算法步长11 冒只电寻抖蚁大学俗＊学位任不 因子的可选择范围更大：稳态时，系统的失调量与常规算法相当；且并行算法 具有一定的去相关性。根据并行滤波原理，建立了三种并行滤波实现方法。当 输入信号有一定的相关性时，本文给出的三种并行方法的收敛性能均优于常规 算法；当输入不相关时，第三种方法的收敛性能仍优于常规算法，而前两种并 行方法的收敛速度与常规算法相当；当步长因子进一步增大，常规算法已不能 收敛时，并行算法仍能很好地收敛。另外并行自适应滤波的数据吞吐率也比常 规自适应滤波高。5、为了便于得到并行自适应滤波的VLSI硬件结构，我们分别提出了并行延时 LMS（PDLMS）算法和并行流水线 LMS（PPIPLMS）算法，并详细分析了两 种算法的性能。讨论了算法步长因子的选择范围以及系统达到稳态时的失调量 等性能参数。仿真实验分别比较了 PDLMS算法与常规DLMS算法，PPIPLMS 算法与常规PIPLMS算法。通过比较发现，PDLMS算法和PPIPLMS算法具 有更快的收敛速度，保证算法收敛的前提下，具有更大的步长因子选择范围， 且数据吞吐率比常规算法高。6、结合 PDLMS算法和 PPIPLMS算法，分别设计了基于这两种算法的自适应滤 波器并行脉动阵结构。文中给出的基于并行算法的脉动阵结构无输出滞后效 应，与基于常规DLMS算法和常规PIPLMS算法的脉动阵结构相比，具有在 相同数据吞吐率条件下，系统脉动频率低的优点；而且在基于并行算法的结构 中，由于流水线作用而引入的延时量的大小也比常规算法对应结构少一半。这 些结构上的优点使得本文给出的结构更适合于滤波器长度较长，数据吞吐率 高，要求系统收敛速度快，跟踪能力强的应用场合。
杜欣[5]（2021）在《基于FPGA的阵列信号自适应算法研究》文中认为随着无线电定位技术的不断发展,基于阵列天线理论和阵列信号处理技术的研究和应用越来越广泛,在雷达测向、导航制导和移动通信等领域中都具有极其重要的意义,受到了国内外学者的广泛关注。阵列天线技术能够针对正在变化的信号环境产生空间定向波束,使天线主波束对准用户信号的波达方向,旁瓣或零陷对准干扰信号的波达方向,达到增强期望信号,抑制干扰和噪声的目的。与其他技术相比较,阵列天线技术在无线电定位系统中的应用以其突出的优势具有十分广阔的发展前景。本文首先对阵列天线、自适应波束形成以及波达方向估计发展历史及现状做了分析研究;根据阵列天线的基本原理、分类及其系统架构,通过对阵列模型的比较分析采用了均匀圆形阵列模型并完成了方向图的仿真,之后仿真分析了圆形阵列参数对波束形成性能带来的影响,得到了波束形成的性能与圆形阵列的阵元数以及阵元半径有关。比较了经典自适应准则的优缺点,然后对自适应波束形成中的算法进行分类,将经典的自适应波束形成算法进行了研究:最小均方误差算法（LMS）和递归最小二乘算法（RLS）。对算法进行了仿真和比较。介绍了如何改进LMS自适应算法,对改进后的算法进行了仿真验证。紧接着本文利用FPGA的数字信号处理工具软件DSPBuilder,完成了LMS算法以及改进型LMS算法的阵列自适应波束形成系统设计。仿真结果显示:所设计的系统对于信号有良好的滤波性能。对硬件速度分析研究可以得出:改进型LMS算法的自适应波束形成系统的运行速度是LMS算法的自适应波束形成系统将近两倍。最后,本文研究了二维阵列波达方向估计及均匀圆阵的波达方向估计,提出了特殊的面阵模型下的降维MUSIC算法,该算法可以避免二维MUSIC算法的二维峰值搜索导致的超高计算量,并且该算法的角度估计性能接近于二维MUSIC算法的角度估计性能。最后,研究了无需谱峰搜索的ESPRIT算法,成功的实现了方位角和仰角的匹配,其计算量相对于MUSIC算法较低。将对两种算法应用于均匀圆阵中,进行了仿真分析。本文在无线电监测背景的前提下完成了阵列天线技术的自适应波束形成算法的研究以及波达方向估计算法并提出了自适应波束形成算法的硬件解决方案。
董若石[6]（2021）在《并行交替采样失配误差自动标定及修正技术的研究》文中研究指明在当代核电子学领域中,波形数字化是高速信号测量技术中的一个重要研究方向,其基本思想是通过采样直接获取波形,再结合数字信号处理过程完成波形相关信息的提取。因此,波形数字化一直是核电子学领域中的研究热点。并行交替采样（Time-interleaved Analog-to-Digital Conversion,TIADC,中文也称时间交替采样或时间交织采样）技术通过多个模拟-数字转换器（Analog-to-Digital Convertor,ADC）以不同相位并行的对输入信号采样,使系统采样率得以突破单片ADC的采样率极限。然而,TIADC系统的性能会受到不同ADC通道间的失配误差影响,因此,失配误差的修正是该研究方向上的关键技术。此前,针对不同应用已经有了大量的修正算法的研究,例如通过完美重构修正算法可实现宽带下的失配误差修正等。这些修正算法往往都是以固定温度下对应的固定失配误差系数为前提。而在实际应用中,经常会遇到电子学系统处于变温环境导致失配误差随之变化的情况,这使得已有的修正方法的应用受到一定的局限性。因此,在变温情况下的失配误差的标定和修正是一项需要研究的重要问题。对上述问题,本论文的研究方向主要包括以下两点。1)考虑到环境温度变化引起的失配误差变化,需研究如何提取系统当前所处的环境条件下的失配误差系数,并实现修正参数的自动调整。2)在以往的工作中,失配误差的标定往往是通过软硬件结合的方法进行,通过硬件采样和软件计算得到标定结果。此过程对于实际应用来说过于繁琐,效率较低,因此需基于硬件设计一种自动标定的方法以提高标定效率。在本论文中,分别对上述两个问题提出了解决方案:通过在变温环境下对失配误差系数的进行温度差值实现对系统当前温度下的失配误差系数的获取。通过求解完美重构方程组计算当前温度下的修正参数,实现变温下修正参数的自动调整。通过设计失配误差以及修正参数计算的硬件逻辑实现系统的自动标定。此外,本论文还在方法研究的基础上,设计了一套20 Gsps 12位的TIADC系统,对设计方案进行了验证和测试。本论文结构如下:第一章是引言部分,介绍了基于ADC采样的波形数字化技术,其中特别介绍了几种在当代高速ADC中常用的结构。同时还介绍了 TIADC系统的基本原理,说明了采用并行交替采样技术对提高波形数字化系统采样率的必要性,并介绍了 TIADC系统的发展情况和应用领域。第二章是调研部分,介绍了 ADC的基本参数、失配误差参数以及常用的失配误差校准方法,其中主要包括后台校准和前景校准两种技术路线。还针对应用中的测量需求提出了本课题所要解决的主要问题,既实现变温条件下的修正参数自动适配,同时完成TIADC系统的自动标定和修正。并结合所调研的校准方法的特点,明确了本课题所采用的校准路线。第三章是方案设计部分,基于先前研究中提出的宽带完美重构修正算法,设计了可基于FPGA硬件实现的失配误差自动标定方案、实时修正方案以及变温环境下的修正参数自动适配方案。第四章是验证系统硬件设计部分。为了验证上述方案,在本课题中采用2片10 Gsps的ADC设计了一个具有20 Gsps采样率,12比特分辨位数的TIADC系统。在硬件系统的设计中,进行了多种仿真以保证该系统具有较高的动态性能指标。第五章是硬件逻辑设计部分。基于上述校准方案和硬件系统,设计了用于失配误差自动标定和实时修正的FPGA逻辑。并特别对实时修正逻辑设计中涉及到的逻辑结构优化和逻辑资源的物理结构优化进行了介绍。第六章是测试部分,在20 Gsps TIADC的硬件系统上对所设计的自动标定和修正方案进行了功能验证和性能测试,给出了测试结果。由测试结果表明,本课题所设计的方案可以实现对TIADC系统的失配误差自动标定、实时修正以及变温下的修正参数自动适配。修正后的有效位性能可达到8.7 bits@647 MHz,8.5 bits@2.4 GHz,7.2 bits@5.9 GHz。第七章是对本论文的总结与展望。
桂庆[7]（2020）在《高速列车观光区的座椅有源消声系统》文中认为随着高速列车车速的提升,噪声问题渐渐放大,这无疑对于乘客乘车的舒适性有着极大的影响。如今,对于高速铁路噪声问题采取的较多解决方案均属于被动降噪措施,例如:在铁路两旁架设声屏障、车体板材中加入吸声材料、对于某些部件加设减振设施等等。但在实际应用中发现,这些方法对于高频噪声具有较好的阻隔和消除效果,而对于低中频声效果较差,而列车内部经过测试发现噪声频带主要集中在100～1000Hz之间,所以针对低中频声的有源消声技术渐渐进入了研究人员的视野中。目前采用较多的有源消声技术都是基于自适应算法,自适应算法经过长时间的发展后,应用较多的是将次级通路传递函数考虑在内的Fx LMS算法,本文针对对算法性能影响较大的次级通路建模部分进行重点研究,并对次级通路建模的两种主要方法进行仿真分析,通过比较不同类型的声源信号的降噪效果从而选择出适合于本文实验的建模方法。根据仿真结果和实验室的实际情况,选择离线建模的方法作为本文的次级通路建模方法。利用DSP开发板和CCS软件完成有源消声系统的硬软件设计,结合实验室现有设备和器材,在半消声室中完成了实验模型的搭建,并进行了验证性实验。在实验过程中,首先采用不同位置的单噪声源的实验方案,来验证搭建的系统对于不同频率的单频声信号的降噪功能,实验结果表明,系统对于300～700Hz的单频声取得了3.8-11.4d BA的降噪效果。通过单声源实验,找出现有系统存在的一些问题,并针对性的对系统的问题进行优化并进行了验证性仿真,仿真结果表明,单频声的误差信号能够收敛到0,而白噪声和粉红噪声的信号幅值降低了97%左右,优化后的系统对于单频声和白噪声取得了一定的降噪结果。
吴卓铤[8]（2019）在《极化码串行抵消译码算法分析与优化研究》文中提出极化码于2009年由Arian教授所提出。凭借基于信道极化现象的特殊编码方式,极化码成为了一种被理论证明可达香浓极限的信道编码方案,吸引了信道编码领域专家的关注。在专家们的不懈努力与探索下,极化码已经发展成为了一种性能优异、硬件实现复杂度低的优秀编码方案。目前,极化码已经被选为5G（5th-Generation）通信标准中增强型移动宽带场景的控制信道编码方案。本文主要对极化码的SC（Successive Cancellation）译码算法进行研究与优化。主要内容和创新成果包括:1.基于极化码的信道极化现象研究了极化码的信道可靠度估计方法与极化码的编码原理,同时对极化码SC译码算法与BP（Belief Propagation）译码算法进行详细的介绍。接着基于SC算法的缺点研究了SC算法的改进算法SCL（Successive Cancellation List）,并分析了多种SCL的改进算法。最后,本文搭建了基于Matlab与Pycharm软件的联合仿真系统,对基于深度神经网络的极化码译码器的性能进行了研究,为后文提出基于神经网络的SC改进算法做铺垫。2.提出了一种基于CRC（Cyclic Redundancy Check）校验的简化自适应SCL译码算法SAD-SCL（Simplified Adaptive Successive Cancellation List）。SAD-SCL算法借鉴了SCAD-SCL（Segmented-CRC Adaptive SCL）的分段CRC校验思想,使用新的方法来降低AD-SCL（Adaptive Successive Cancellation List）算法的冗余计算。每一次更新L值重新译码之前,SAD-SCL先利用已有的对数释然比（Log-Likelihood Ratio,LLR）信息判断突发错误位的范围,然后仅对该范围的信息序列进行重新译码。并且,当SAD-SCL无法得到信息序列的前半段的正确译码值时,SAD-SCL采用计算量更小的SC译码完成信息序列的后半段的译码,其译码性能与使用AD-SCL算法进行后半段译码几乎相同。SAD-SCL算法在保证性能不损失的前提下,拥有比AD-SCL、SCAD-SCL更低的计算复杂度。3.提出了一种基于多合一神经网络的SSC译码算法MIO-NSSC（Multiple In One Neural Simple Successive Cancellation）。MIO-NSSC算法借鉴了NSC（Neural Successive Cancellation）算法中SC算法与深度神经网络结合的思路,利用SSC（Simplified Successive Cancellation）算法所提出的特殊节点的并行计算方法来进一步降低了NSC算法的译码延迟。同时,MIO-NSSC通过新的策略训练了一个适用性更强的深度神经网络MIO-NN（Multiple In One Neural Network）来代替NSC中的多个神经网络,大大降低了该译码算法的空间复杂度。经证明,当码长为128,码率为0.5时,本文提出的MIO-NSSC译码算法的延迟比NSC降低了约21%,且节省了约80%的节点数。
王佳俊[9]（2019）在《基于自适应滤波与全相位谱分析的声发射源定位方法研究》文中提出声发射（Acoustic Emission,AE）信号检测与处理技术是当下流行的一种无损检测技术,其应用十分广泛,包括交通、军工业、航空航天、新能源材料以及大型工业设备检测等诸多领域。声发射技术作为一种无损检测技术,主要用于研究设备的安全稳定性与可靠性,从而快速准确的找到损伤源点。声发射源定位算法是声发射研究中的重要组成部分,本文提出了一种自适应滤波与相位谱分析相结合的声发射源定位方法,主要包括以下几个方面:（1）在处理声发射信号之前,需要对其进行降噪滤波,针对突发性声发射信号特有的衰减特性,将自适应滤波技术应用到声发射信号处理中。为了解决传统LMS自适应滤波器收敛速度与稳态误差矛盾的问题,本文提出一种改进的变步长LMS自适应滤波算法。同时针对迭代误差突变的情况,采用相邻两次误差的乘积联合控制步长因子的变化,并详细介绍了各个参数的选取与调整过程。以均方误差MSE为衡量指标来评价性能,仿真结果表明该算法显着提高了收敛速度,降低了稳态误差。最后建立与声发射信号相关的期望函数,代入自适应滤波器中进行滤波处理,并将结果与现有算法进行对比,取得了很好的效果。（2）传统源定位方法主要将信号跨越门槛值对应的时刻作为声发射信号到达传感器的时刻,该方法存在较大误差。本文从波形本身信息出发,研究一种全相位FFT谱分析方法,推导其衍生公式并与传统FFT进行性能对比,得出其“相位不变”特性。通过相位谱分析获取信号的准确相位,再结合相位差与时差之间的关系,获得更精确的声发射信号时差估计,为源定位奠定基础。（3）在源定位算法研究中,将二维平面源定位拓展到三维空间源定位。将最小二乘法与Geiger算法相结合,把该算法与PAC公司软件定位算法、牛顿迭代法进行性能对比,再融入全相位FFT谱分析方法来计算时差,以均方误差为标准,进行二维平面与三维空间定位实验分析。实验结果表明基于全相位FFT谱分析的源定位方法定位性能最佳,具有更高的定位精度以及更低的均方误差。（4）基于C#自主开发了一套“声发射检测与数据处理系统”,将声发射信号自适应滤波算法、全相位FFT谱分析方法、声发射平面与空间源定位算法等融入到声发射检测数据分析软件中。该系统主要功能包括:声发射信号采集模块、信号处理模块、信号处理结果显示模块、声发射源定位模块以及声发射信号处理结果文档保存模块。该系统能够很好的完成声发射信号的实时采集、重放与数据处理、源定位和模式识别分类等工作,为分析声发射信号的分析与处理提供了技术保障。
曹一凡[10]（2019）在《3D-HEVC中深度图帧内预测的VLSI设计与实现》文中进行了进一步梳理随着三维视频技术的发展,高效视频编码（High Efficiency Video Coding,HEVC）标准也推出了其三维拓展版,并命名为3D-HEVC。3DHEVC标准采用多视点加深度（Multi-View plus Depth,MVD）格式对视频进行编码。相比于传统视频,其增加了深度图作为辅助编码信息,由于深度图与传统纹理图的特性不尽相同,3D-HEVC标准中增加了深度建模模式（Depth Modelling Mode,DMM）作为深度图的帧内预测模式之一。DMM算法能够较好地对深度图进行编码,但是其算法复杂度较高,占用编码时间较长。针对该问题,本文提出2种新的DMM-1算法硬件电路实现架构,并设计实现出DMM-1算法硬件电路加速器。本文的主要工作包括以下几个方面:（1）设计实现了DMM-1算法多种并行架构的硬件电路。本文对DMM-1算法进行研究,根据其没有数据相关性的特点,分别设计实现了全并行架构、2组部分并行架构和6组部分并行架构的DMM-1算法的硬件电路。并行架构的硬件电路通过将楔形块评估部分的电路通过多个计算单元同时计算,实现了对编码时间的大幅降低。通过实验结果对比:全并行架构的电路编码时间平均缩短92.34%,2组部分并行架构的编码时间平均缩短68.84%,6组部分并行架构的编码时间平均缩短34.03%。（2）设计实现了DMM-1算法流水线架构的硬件电路。针对多种并行架构的硬件电路在降低编码时间的同时增大了资源消耗的问题,本文设计实现了一种流水线架构的DMM-1算法硬件电路,并将部分并行架构和流水线架构的优点相结合,设计实现了一种部分并行流水线架构的DMM-1算法的硬件电路。流水线架构的硬件电路通过将DMM-1算法的计算过程拆分成5个子模块,每个子模块组成流水线架构的一级,在不增加硬件资源消耗的前提下,实现对编码时间的降低。通过实验结果对比:流水线架构的电路编码时间平均减少了30.50%,6组部分并行流水线架构的编码时间平均减少了84.90%,2组部分并行流水线架构的编码时间平均减少了65.16%。
二、Parallel pipelined least-mean-square algorithm and its performance analysis（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、Parallel pipelined least-mean-square algorithm and its performance analysis（论文提纲范文）
（1）神经网络在基带信号处理中的应用及其高效实现（论文提纲范文）
| 摘要 |
| Abstract |
| 符号说明 |
| 英文缩略词 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.2.1 极化码译码 |
| 1.2.2 大规模MIMO检测 |
| 1.2.3 信道均衡 |
| 1.2.4 深度神经网络硬件加速器 |
| 1.3 本文研究内容及意义 |
| 1.4 文章组织结构 |
| 第二章 神经网络在信道译码中的应用 |
| 2.1 极化码置信传播(BP)译码算法 |
| 2.1.1 精确BP译码算法 |
| 2.1.2 低复杂度BP译码算法 |
| 2.2 深度学习优化极化码BP译码器 |
| 2.2.1 2维偏移最小和译码算法 |
| 2.2.2 神经网络的构建及其训练方法 |
| 2.2.3 实验结果 |
| 2.3 通过深度学习优化的Polar-LDPC级联译码器 |
| 2.3.1 级联的Polar-LDPC码 |
| 2.3.2 级联的OMS译码算法 |
| 2.3.3 级联的LDPC码的比特选择方案 |
| 2.3.4 级联的Polar-LDPC码的优化 |
| 2.3.5 实验结果 |
| 2.4 优化方法的复杂度分析 |
| 2.4.1 基于深度学习优化的算术复杂度 |
| 2.4.2 暴力搜索方法的复杂度 |
| 2.4.3 遗传算法的复杂度 |
| 2.4.4 和密度演进算法的比较 |
| 2.5 本章总结 |
| 第三章 神经网络在大规模MIMO检测中的应用 |
| 3.1 大规模MIMO系统模型 |
| 3.2 置信传播检测算法 |
| 3.2.1 BP检测器 |
| 3.2.2 CHEMP检测器 |
| 3.3 简化的置信传播检测算法 |
| 3.3.1 消息阻尼算法 |
| 3.3.2 Max-Sum算法 |
| 3.3.3 低复杂度的CHEMP算法 |
| 3.4 基于DNN的MIMO检测器 |
| 3.4.1 深度神经网络 |
| 3.4.2 多维度校正因子 |
| 3.4.3 DNN检测器 |
| 3.5 实验结果 |
| 3.5.1 DNN结构和训练细节 |
| 3.5.2 数值结果 |
| 3.5.3 复杂度分析 |
| 3.6 本章总结 |
| 第四章 神经网络在信道均衡中的应用 |
| 4.1 系统模型 |
| 4.1.1 码间干扰 |
| 4.1.2 非线性失真 |
| 4.1.3 最大似然均衡器 |
| 4.2 基于神经网络的联合均衡器和译码器 |
| 4.2.1 基于卷积神经网络的均衡器 |
| 4.2.2 深层神经网络译码器 |
| 4.2.3 训练过程 |
| 4.3 实验结果 |
| 4.3.1 实验设置 |
| 4.3.2 在线性信道上的实验结果 |
| 4.3.3 在非线性信道上的实验结果 |
| 4.3.4 联合均衡器和译码器的实验结果 |
| 4.4 算法分析 |
| 4.4.1 相关的工作 |
| 4.4.2 复杂度分析 |
| 4.5 本章总结 |
| 第五章 低比特量化及优化策略 |
| 5.1 极化码BP译码器的量化策略 |
| 5.1.1 信道软信息的定点数量化 |
| 5.1.2 初始化LLR值的缩放策略 |
| 5.2 卷积神经网络的高效非均匀量化策略 |
| 5.2.1 非均匀量化和数据压缩算法 |
| 5.2.2 CNN加速器设计 |
| 5.2.3 实验结果 |
| 5.3 神经网络在通信系统中的量化策略 |
| 5.3.1 所提出的高效神经网络优化框架 |
| 5.3.2 迭代优化方法 |
| 5.3.3 高效卷积神经网络的设计 |
| 5.3.4 实验结果 |
| 5.4 本章总结 |
| 第六章 高效极化码置信度传播(BP)译码器 |
| 6.1 极化码置信度传播译码器的硬件设计 |
| 6.1.1 硬件架构总览 |
| 6.1.2 量化策略 |
| 6.1.3 处理单元阵列 |
| 6.1.4 级联的LDPC译码器 |
| 6.1.5 支持多码长-多码率的可配置硬件架构 |
| 6.1.6 早停止模块 |
| 6.1.7 硬件时序 |
| 6.2 ASIC实现结果和分析比较 |
| 6.2.1 实现细节 |
| 6.2.2 与已有极化码BP译码器的比较 |
| 6.2.3 与已有SCL和CA-SCL译码器的比较 |
| 6.3 本章总结 |
| 第七章 基于快速卷积算法的卷积神经网络加速器设计与实现 |
| 7.1 已有卷积算法的介绍与分析 |
| 7.1.1 卷积层 |
| 7.1.2 转置卷积层 |
| 7.1.3 CNN的快速卷积算法 |
| 7.1.4 已有算法总结分析 |
| 7.2 费马数变换加速的卷积神经网络 |
| 7.2.1 算法设计 |
| 7.2.2 基于2-D OaS FNT的快速卷积算法 |
| 7.2.3 基于1-D OaS FNT的快速转置卷积算法 |
| 7.2.4 小尺寸特征图的优化技术 |
| 7.2.5 复杂度分析 |
| 7.3 FNT硬件设计 |
| 7.3.1 片上全局存储器(On-chip Global Buffer) |
| 7.3.2 PE阵列 |
| 7.3.3 FNT/IFNT变换模块 |
| 7.3.4 BN和(P)ReLU模块 |
| 7.4 设计参数和内存访问优化 |
| 7.4.1 全局存储器大小和数据重用策略 |
| 7.4.2 并行度最大化和循环展开 |
| 7.4.3 快速FNT/IFNT模块 |
| 7.5 性能建模分析 |
| 7.6 实验结果 |
| 7.6.1 实验设置 |
| 7.7 相关的工作 |
| 7.7.1 CNN硬件加速器 |
| 7.7.2 GAN硬件加速器 |
| 7.8 本章总结 |
| 第八章 总结与展望 |
| 8.1 全文总结与主要贡献 |
| 8.2 进一步的研究方向 |
| 致谢 |
| 参考文献 |
| 附录 A 引理1的证明 |
| 附录 B 引理2和引理3的证明 |
| 附录 C 基于Tensorflow库的Polar-LDPC级联译码器核心代码 |
| 附录 D 基于Tensorflow库的DNN-MPD大规模MIMO检测器核心代码 |
| 附录 E 基于Pytorch库的CNN信道均衡器核心代码 |
| 附录 F 实验中使用的CNN模型结构 |
| 附录 G 实验中使用的GAN模型结构 |
| 附录 H Winograd快速卷积算法的推导 |
| H.1 F(2,3)快速卷积算法 |
| H.2 F(2×2, 3 × 3)快速卷积算法 |
| H.3 F(4×4, 3 × 3)快速卷积算法 |
| 附录 Ⅰ 快速FNT变换的Matlab核心代码 |
| 作者攻读硕士学位期间的研究成果 |
（2）直扩系统中窄带干扰抑制算法的研究及FPGA实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 选题背景及意义 |
| 1.2 直扩系统中常用的窄带干扰抑制技术 |
| 1.3 自适应滤波原理 |
| 1.4 自适应滤波理论 |
| 1.4.1 基于维纳滤波理论的方法 |
| 1.4.2 基于线性最小二乘准则的方法 |
| 1.4.3 基于卡尔曼滤波理论的方法 |
| 1.4.4 基于神经网络理论的方法 |
| 1.5 本文的主要工作及章节安排 |
| 第二章 直接序列扩频通信系统 |
| 2.1 直接序列扩频系统 |
| 2.1.1 直接序列扩频系统的组成 |
| 2.1.2 直接序列扩频系统的信号分析 |
| 2.1.3 处理增益与干扰容限 |
| 2.2 直扩系统中常用的自适应窄带干扰抑制技术 |
| 2.2.1 时域预测窄带干扰抑制技术 |
| 2.2.2 变换域窄带干扰抑制技术 |
| 2.2.3 码辅助窄带干扰抑制技术 |
| 2.3 本文采用的直扩系统中窄带干扰抑制算法的思想 |
| 2.4 本章小结 |
| 第三章 自适应滤波算法 |
| 3.1 自适应滤波算法选择标准 |
| 3.2 自适应滤波算法分类 |
| 3.3 两种典型的自适应滤波算法 |
| 3.3.1 最小均方算法 |
| 3.3.2 递归最小二乘算法 |
| 3.4 本章小结 |
| 第四章 直扩系统中窄带干扰抑制算法的MATLAB 仿真 |
| 4.1 软件仿真环境 |
| 4.1.1 软件仿真平台 |
| 4.1.2 软件仿真参数 |
| 4.2 直扩系统中窄带干扰抑制算法的仿真结果 |
| 4.3 直扩系统中窄带干扰抑制算法的性能分析 |
| 4.3.1 收敛性能分析 |
| 4.3.2 误码率和误比特率分析 |
| 4.4 本章小节 |
| 第五章 直扩系统中窄带干扰抑制算法的FPGA 实现 |
| 5.1 FPGA 设计原则和技巧 |
| 5.1.1 FPGA 的设计风格与技巧 |
| 5.1.2 流水线与并行处理 |
| 5.1.3 数字系统同步设计技术和时钟设计技术 |
| 5.2 数字信号处理中的有限字长效应 |
| 5.2.1 二进制算法 |
| 5.2.2 量化的影响 |
| 5.3 直扩系统中窄带干扰抑制算法的FPGA 实现 |
| 5.3.1 FPGA 的设计流程 |
| 5.3.2 器件的选择 |
| 5.3.3 FPGA 实现中的主要模块及其功能 |
| 5.4 直扩系统中窄带干扰抑制算法的硬件调试 |
| 5.4.1 硬件调试平台及调试流程 |
| 5.4.2 硬件调试 |
| 5.4.3 硬件调试结果及分析 |
| 5.5 本章小结 |
| 结束语 |
| 致谢 |
| 参考文献 |
| 作者在读期间研究成果 |
（3）混沌ADC的电路与优化设计及其性能分析（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 目录 |
| 第1章 绪论 |
| 1.1 A/D转换技术的应用 |
| 1.2 A/D转换技术的发展 |
| 1.2.1 A/D转换器的发展历史 |
| 1.2.2 A/D转换器的发展现状 |
| 1.2.3 A/D转换器的发展趋势 |
| 1.3 本文的工作 |
| 第2章 A/D转换技术介绍 |
| 2.1 A/D转换器基本原理 |
| 2.1.1 信号采样理论 |
| 2.1.2 采样与保持 |
| 2.1.3 量化 |
| 2.1.4 编码 |
| 2.2 A/D转换器的性能指标 |
| 2.2.1 ADC静态性能参数 |
| 2.2.2 ADC动态性能参数 |
| 2.3 A/D转换器分类 |
| 2.3.1 积分型A/D转换器 |
| 2.3.2 压频变换型A/D转换器 |
| 2.3.3 全并行式A/D转换器 |
| 2.3.4 逐次逼近型A/D转换器 |
| 2.3.5 流水线型A/D转换器 |
| 2.3.6 Σ-ΔA/D转换器 |
| 2.3.7 各种类型ADC简要总结 |
| 2.4 本章小结 |
| 第3章 混沌ADC的设计原理 |
| 3.1 混沌学简介 |
| 3.2 信号的分形量化理论 |
| 3.2.1 基本思路 |
| 3.2.2 分形量化的数学原理 |
| 3.3 混沌A/D转换器设计原理 |
| 3.3.1 混沌A/D转换器原理框图 |
| 3.3.2 映射函数的设计 |
| 3.4 本章小结 |
| 第4章 混沌ADC的电路设计及其仿真 |
| 4.1 A/D转换器的电路实现方案 |
| 4.1.1 电路实现的总体框架 |
| 4.1.2 基于加法电路的电路实现 |
| 4.1.3 基于开关电容的电路实现 |
| 4.2 混沌ADC的电路图设计 |
| 4.2.1 OrCAD软件介绍 |
| 4.2.2 基于开关电容的混沌ADC电路设计 |
| 4.2.3 电路中各主要元器件的选取及其性能参数 |
| 4.3 混沌ADC的仿真结果及其分析 |
| 4.4 本章小结 |
| 第5章 混沌ADC的优化设计及其性能分析 |
| 5.1 映射函数的优化设计 |
| 5.1.1 映射函数的鲁棒性研究 |
| 5.1.2 高分辨率映射函数的研究 |
| 5.1.3 优化映射函数的电路实现 |
| 5.2 高速高分辨率ADC体系结构的研究 |
| 5.2.1 并行结构 |
| 5.2.2 流水线结构 |
| 5.3 混沌ADC的基本性能分析 |
| 5.3.1 增益误差和失调电压引起的误差分析 |
| 5.3.2 噪声模型 |
| 5.3.3 系统的分辨力 |
| 5.4 与现有A/D转换技术的比较 |
| 5.5 本章小结 |
| 结束语 |
| 附录A 部分器件PSPICE模型 |
| 附录B 总电路网表文件 |
| 附录C 电路部分仿真结果 |
| 参考文献 |
| 本文作者硕士期间发表的文章 |
| 致谢 |
（4）并行滤波算法及其脉动阵结构研究（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 第一章 绪论 |
| 1.1 并行处理和脉动阵结构设计的发展与现状 |
| 1.2 高速并行滤波算法和滤波器结构研究现状 |
| 1.3 本文主要工作 |
| 第二章 FIR滤波器并行脉动阵结构 |
| 2.1 引言 |
| 2.2 基于多项式分解并有FIR滤波器 |
| 2.2.1 数字多项式信号并行表示 |
| 2.2.2 FIR滤波器系统功耗 |
| 2.2.3 FIR滤波器并行结构 |
| 2.2.4 减少乘法单元个数的FIR滤波器并行结构 |
| 2.3 FIR滤波器并行脉动阵结构 |
| 2.3.1 常规的FIR滤波器脉动阵结构 |
| 2.3.2 FIR滤波器的并行脉动阵结构 |
| 2.3.3 并行脉动阵结构与常规脉动阵结构性能比较 |
| 2.3.4 脉动阵结构的数据吞吐率 |
| 2.3.5 应用举例 |
| 2.4 基于FIR滤波器并行脉动阵的一种小波分解滤波器并行结构 |
| 2.4.1 离散小波分解的快速算法 |
| 2.4.2 一种适合于小波塔式分解和重构的并行FIR滤波器脉动阵结构 |
| 2.4.3 实验仿真 |
| 2.5 本章小结 |
| 第三章 基于多项式分解并行IIR滤波器 |
| 3.1 引言 |
| 3.2 IIR滤波器并行实现 |
| 3.3 一种新的IIR滤波器并行脉动阵结构及其改进结构 |
| 3.3.1 IIR滤波器常规脉动阵结构 |
| 3.3.2 IIR滤波器并行脉动阵结构 |
| 3.3.3 IIR滤波器脉动阵结构性能分析 |
| 3.4 实验仿真 |
| 3.5 本章小结 |
| 第四章 FIR滤波并行自适应算法 |
| 4.1 引言 |
| 4.2 并行自适应滤波及其LMS算法 |
| 4.2.1 并行自适应滤波 |
| 4.2.2 基于梯度的并行LMS算法 |
| 4.2.3 算法步长因子的选择 |
| 4.3 算法性能分析 |
| 4.3.1 收敛时间 |
| 4.3.2 失调量 |
| 4.4 几种并行自适应LMS算法实现方法 |
| 4.5 实验仿真 |
| 4.6 本章小结 |
| 第五章 并行延时LMS（PDLMS）算法及并行流水线LMS（PPIPLMS）算法 |
| 5.1 引言 |
| 5.2 DLMS算法和PIPLMS算法 |
| 5.2.1 DLMS算法 |
| 5.2.2 PIPLMS算法 |
| 5.3 并行DLMS算法 |
| 5.3.1 算法原理 |
| 5.3.2 性能分析 |
| 5.4 并行PIPLMS算法 |
| 5.4.1 算法原理 |
| 5.4.2 性能分析 |
| 5.5 实验仿真 |
| 5.6 本章小结 |
| 第六章 自适应滤波器脉动阵结构 |
| 6.1 引言 |
| 6.2 基于PDLMS算法的自适应滤波器脉动阵结构 |
| 6.2.1 基于DLMS算法的脉动阵结构 |
| 6.2.2 基于PDLMS算法的脉动阵结构 |
| 6.3 基于PPIPLMS算法的自适应滤波器脉动阵结构 |
| 6.3.1 基于PIPLMS算法的脉动阵结构 |
| 6.3.2 基于PPIPLMS算法的脉动阵结构 |
| 6.4 本章小结 |
| 第七章 工作总结与展望 |
| 7.1 工作总结 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
| 博士学习阶段（合作）撰写与发表的主要论文 |
| 博士学习阶段参加的科研项目 |
（5）基于FPGA的阵列信号自适应算法研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 引言 |
| 1.1 研究背景及意义 |
| 1.2 阵列天线技术的发展史及现状 |
| 1.2.1 阵列天线波束形成技术的发展史及现状 |
| 1.2.2 阵列天线波达方向估计方法的发展史及现状 |
| 1.3 论文内容安排 |
| 2 阵列天线的原理及模型 |
| 2.1 阵列天线的分类及组成 |
| 2.2 信源和噪声模型 |
| 2.2.1 前提及假设 |
| 2.2.2 窄带信号和噪声模型 |
| 2.3 阵列天线模型 |
| 2.3.1 任意天线阵模型 |
| 2.3.2 均匀圆阵天线阵模型 |
| 2.4 阵列天线方向图 |
| 2.4.1 任意平面阵列方向图 |
| 2.4.2 均匀圆阵的阵列方向图 |
| 2.5 均匀圆阵波束形成与阵列参数关系 |
| 2.5.1 均匀圆阵波束形成方向图仿真 |
| 2.5.2 均匀圆阵取不同阵元数波束形成性能仿真 |
| 2.5.3 均匀圆阵取不同阵元半径波束形成性能仿真 |
| 2.6 本章小结 |
| 3 阵列信号自适应波束形成算法研究 |
| 3.1 自适应波束形成基本准则 |
| 3.2 经典自适应波束形成算法研究 |
| 3.2.1 最小均方LMS算法 |
| 3.2.2 递归最小二乘法(RLS) |
| 3.3 LMS算法的改进 |
| 3.3.1 改进型LMS算法的可行性分析 |
| 3.3.2 LMS算法改进的仿真分析 |
| 3.4 本章小结 |
| 4 LMS 算法及改进型LMS 算法的FPGA设计 |
| 4.1 LMS算法的FPGA设计 |
| 4.1.1 LMS算法权值更新子模块 |
| 4.1.2 LMS算法系统模块 |
| 4.2 改进型LMS算法的FPGA设计 |
| 4.2.1 改进型LMS算法的系统模块 |
| 4.2.2 改进型LMS算法FPGA仿真分析 |
| 4.3 本章小结 |
| 5 均匀圆阵的波达方向估计算法仿真 |
| 5.1 二维波达方向数据模型 |
| 5.2 圆阵波达方向估计算法及仿真 |
| 5.2.1 基于MUSIC类的二维DOA估计算法 |
| 5.2.2 降维MUSIC算法及仿真 |
| 5.2.3 基于ESPRIT类的二维DOA估计算法及仿真 |
| 5.3 均匀圆阵下的二维DOA估计算法及仿真 |
| 5.3.1 波束空间转换 |
| 5.3.2 均匀圆阵下基于UCA-RB-MUSIC算法及仿真 |
| 5.3.3 均匀圆阵下基于UCA-ESPRIT算法的二维DOA估计算法及仿真 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 全文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（6）并行交替采样失配误差自动标定及修正技术的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 1.1 基于高速ADC采样的波形数字化技术 |
| 1.2 TIADC采样系统的发展及应用 |
| 参考文献 |
| 第二章 TIADC系统失配误差及其标定和修正方法调研 |
| 2.1 TIADC系统的性能参数 |
| 2.1.1 ADC基本参数 |
| 2.1.2 失配误差参数 |
| 2.2 失配误差修正技术在应用中遇到的问题 |
| 2.3 失配误差参数标定以及修正方法 |
| 2.3.1 基于后台校准的标定和修正方法 |
| 2.3.2 基于前景校准的标定和修正方法 |
| 2.3.2.1 基于完美重构算法的前景校准 |
| 2.3.2.2 基于遗传算法的前景校准 |
| 2.4 变温环境下的失配误差修正技术路线 |
| 2.5 本章小结 |
| 参考文献 |
| 第三章 TIADC系统失配误差自动标定及实时修正方案 |
| 3.1 基于完美重构修正算法的原理 |
| 3.1.1 理想采样系统采样过程的分析 |
| 3.1.2 失配误差对TIADC系统产生的影响 |
| 3.1.3 基于完美重构滤波器的TIADC修正算法 |
| 3.2 基于硬件实现的自动标定和实时修正方案 |
| 3.2.1 失配误差自动标定方案 |
| 3.2.1.1 失配误差四参数拟合计算方法 |
| 3.2.1.2 宽带下的失配误差标定过程 |
| 3.2.1.3 修正参数的变温自动适配方案 |
| 3.2.1.4 基于FPGA高阶综合设计的硬件实现方案 |
| 3.2.2 基于并行计算的硬件实时修正方案 |
| 3.3 本章小结 |
| 参考文献 |
| 第四章 20 Gsps 12位TIADC系统硬件设计 |
| 4.1 20 Gsps 12位TIADC系统硬件设计目标以及设计难点 |
| 4.2 20 Gsps 12位TIADC系统硬件设计结构 |
| 4.2.1 模拟信号处理电路设计 |
| 4.2.1.1 ADC芯片及其性能分析 |
| 4.2.1.2 模拟信号传输电路 |
| 4.2.2 时钟产生电路设计 |
| 4.2.2.1 时钟源及采样时钟PLL |
| 4.2.2.2 采样时钟调理电路 |
| 4.2.2.3 数据传输参考时钟电路 |
| 4.2.3 数字部分设计 |
| 4.2.3.1 FPGA选型 |
| 4.2.3.2 ADC串行数据接口 |
| 4.2.3.3 数据缓存和读出 |
| 4.2.3.4 数据存储及状态监控模块 |
| 4.2.4 电源设计 |
| 4.2.5 PCB设计考虑 |
| 4.2.5.1 PCB介质材料选择 |
| 4.2.5.2 模拟信号走线插损仿真和测试 |
| 4.2.5.3 含PCB走线的模拟信号传输电路仿真 |
| 4.2.5.4 高速数字信号走线仿真 |
| 4.2.6 20 Gsps 12位TIADC系统实物图 |
| 4.3 本章小结 |
| 参考文献 |
| 第五章 20 Gsps 12位TIADC系统硬件逻辑设计 |
| 5.1 20 Gsps 12位TIADC系统硬件逻辑结构及设计难点 |
| 5.1.1 失配误差自动标定逻辑总体结构 |
| 5.1.2 实时修正逻辑总体结构 |
| 5.1.3 硬件逻辑设计难点 |
| 5.2 各部分逻辑功能模块设计 |
| 5.2.1 ADC串行数据接收和同步 |
| 5.2.2 ADC原始数据重组和输出 |
| 5.2.3 自动标定逻辑设计 |
| 5.2.3.1 失配误差系数标定逻辑 |
| 5.2.3.2 修正滤波器系数计算逻辑 |
| 5.2.3.3 自动标定数据交互逻辑 |
| 5.2.4 实时修正逻辑设计 |
| 5.2.4.1 实时FIR计算的并行结构 |
| 5.2.4.2 实时FIR计算逻辑算法结构 |
| 5.2.4.3 实时FIR计算硬件资源布局优化 |
| 5.2.5 数据读出接口和慢控制 |
| 5.3 逻辑资源占用量统计 |
| 5.4 本章小结 |
| 参考文献 |
| 第六章 20 Gps 12位TIADC系统测试及结果分析 |
| 6.1 测试方案和测试平台 |
| 6.2 测试结果 |
| 6.2.1 ADC原始性能测试 |
| 6.2.1.1 采样时钟和数据传输接口测试 |
| 6.2.1.2 系统带宽性能测试 |
| 6.2.1.3 ADC单通道性能 |
| 6.2.1.4 并行交替采样原始性能 |
| 6.2.2 离线修正性能测试 |
| 6.2.2.1 离线失配误差标定结果 |
| 6.2.2.2 离线失配误差修正性能 |
| 6.2.3 自动标定功能测试 |
| 6.2.3.1 失配误差自动标定功能测试 |
| 6.2.3.2 滤波器系数计算功能测试 |
| 6.2.4 实时修正测试 |
| 6.2.4.1 实时修正性能测试 |
| 6.2.4.2 瞬态波形测试 |
| 6.2.5 变温环境测试 |
| 6.2.6 测试结果对比 |
| 6.3 本章小结 |
| 参考文献 |
| 第七章 总结与展望 |
| 7.1 总结与展望 |
| 7.2 论文创新点 |
| 攻读学位期间发表的学术论文 |
| 致谢 |
（7）高速列车观光区的座椅有源消声系统（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 研究背景及意义 |
| 1.2 有源消声控制系统国内外现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本论文主要研究内容 |
| 2 有源消声系统理论 |
| 2.1 有源消声的声学原理 |
| 2.2 有源消声系统 |
| 2.2.1 有源消声系统分类 |
| 2.2.2 LMS算法及性能分析 |
| 2.2.3 FxLMS算法及其性能分析 |
| 2.2.4 次级通路辨识 |
| 2.3 本章小结 |
| 3 自适应滤波算法仿真分析 |
| 3.1 LMS算法仿真 |
| 3.2 离线建模仿真 |
| 3.3 在线建模仿真 |
| 3.4 离线建模和在线建模比较 |
| 3.5 本章小结 |
| 4 有源消声系统设计 |
| 4.1 DSP系统介绍 |
| 4.1.1 信号处理芯片 |
| 4.1.2 座椅有源消声系统硬件设计 |
| 4.2 软件系统设计 |
| 4.2.1 集成开发环境简介 |
| 4.2.2 软件功能设计 |
| 4.3 本章小结 |
| 5 有源消声系统实验分析 |
| 5.1 单声源系统验证实验 |
| 5.1.1 实验设计与布置 |
| 5.1.2 单声源实验结果分析 |
| 5.2 优化后系统的验证 |
| 5.2.1 优化方法与仿真方案 |
| 5.2.2 仿真结果分析 |
| 5.3 本章小结 |
| 6 结论和展望 |
| 6.1 结论 |
| 6.2 展望 |
| 参考文献 |
| 作者简历及攻读硕士学位期间取得的研究成果 |
| 学位论文数据集 |
（8）极化码串行抵消译码算法分析与优化研究（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 极化码研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 极化码编码研究现状 |
| 1.2.2 极化码译码研究现状 |
| 1.3 研究内容与章节安排 |
| 2 极化码编译码原理概述 |
| 2.1 信道极化现象 |
| 2.1.1 信道合并 |
| 2.1.2 信道拆分 |
| 2.2 信道可靠度估计 |
| 2.3 极化码编码 |
| 2.4 极化码译码 |
| 2.4.1 SC译码算法 |
| 2.4.2 SC译码算法的并行计算 |
| 2.4.3 BP译码 |
| 2.5 本章小结 |
| 3 SCL译码算法及其改进 |
| 3.1 SCL译码算法及性能分析 |
| 3.1.1 SCL译码算法 |
| 3.1.2 SCL译码性能分析 |
| 3.2 CRC辅助校验的SCL算法及其自适应算法 |
| 3.2.1 CRC辅助校验的SCL译码算法及其性能仿真 |
| 3.2.2 CRC辅助校验的自适应SCL译码算法及其性能仿真 |
| 3.3 基于CRC校验的简化自适应SCL译码算法 |
| 3.3.1 基于突发错误位的SCL自适应译码 |
| 3.3.2 基于错误传播的分段SCL译码 |
| 3.3.3 SAD-SCL算法的译码流程 |
| 3.3.4 实验与分析 |
| 3.4 本章小结 |
| 4 基于深度学习的极化码译码算法及其优化 |
| 4.1 全连接神经网络极化码译码算法及其性能分析 |
| 4.1.1 深度学习简介 |
| 4.1.2 基于深度神经网络的极化码通信系统 |
| 4.1.3 实验与分析 |
| 4.2 基于深度神经网络的MIO-NSSC算法 |
| 4.2.1 NSC算法简介 |
| 4.2.2 MIO-NSSC极化码译码算法 |
| 4.2.3 实验与分析 |
| 4.3 本章小结 |
| 5 总结与展望 |
| 5.1 工作总结 |
| 5.2 后续工作展望 |
| 参考文献 |
| 作者简历 |
（9）基于自适应滤波与全相位谱分析的声发射源定位方法研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 声发射技术国内外研究现状 |
| 1.2.1 声发射检测技术发展历程 |
| 1.2.2 声发射信号滤波与降噪技术研究现状 |
| 1.2.3 声发射信号处理研究现状 |
| 1.2.4 声发射源的定位方法研究现状 |
| 1.3 主要研究内容 |
| 1.4 论文组织结构 |
| 第二章 声发射自适应滤波算法研究 |
| 2.1 LMS算法原理及其性能分析 |
| 2.1.1 经典LMS算法原理 |
| 2.1.2 变步长LMS算法原理 |
| 2.2 改进的变步长LMS算法 |
| 2.2.1 新的变步长LMS算法原理 |
| 2.2.2 新的变步长LMS算法性能分析 |
| 2.2.3 新的变步长LMS算法仿真分析 |
| 2.3 声发射信号自适应滤波分析 |
| 2.3.1 声发射信号自适应滤波原理 |
| 2.3.2 声发射自适应滤波实验分析 |
| 2.3.3 声发射自适应滤波性能分析 |
| 2.4 本章小结 |
| 第三章 全相位谱分析与源定位算法研究 |
| 3.1 时延对算法定位精度的影响 |
| 3.2 全相位FFT谱分析方法 |
| 3.2.1 传统FFT缺陷与原因 |
| 3.2.2 全相位FFT谱分析方法原理 |
| 3.2.3 全相位FFT简化分析流程 |
| 3.2.4 全相位FFT谱分析仿真分析 |
| 3.3 相位差法获得时延 |
| 3.4 声发射时延定位算法研究 |
| 3.4.1 三角定位算法基本原理 |
| 3.4.2 最小二乘法在平面与空间定位中的应用 |
| 3.4.3 Geiger定位算法与最小二乘法结合 |
| 3.5 本章小结 |
| 第四章 声发射源定位实验分析 |
| 4.1 空间源定位算法仿真分析 |
| 4.2 声发射平面源定位实验及对比分析 |
| 4.2.1 平面定位实验条件与参数 |
| 4.2.2 平面定位实验过程 |
| 4.2.3 平面定位实验结果分析 |
| 4.3 声发射空间源定位实验及对比分析 |
| 4.3.1 储罐声发射信号传播特性分析 |
| 4.3.2 空间定位实验条件与参数 |
| 4.3.3 空间定位实验过程 |
| 4.3.4 空间定位实验结果分析 |
| 4.4 本章小结 |
| 第五章 声发射检测与数据处理系统开发 |
| 5.1 软件开发要求 |
| 5.2 系统性能分析 |
| 5.3 系统整体框架设计 |
| 5.4 系统整体功能模块设计 |
| 5.4.1 用户登陆模块 |
| 5.4.2 声发射信号数据获取模块 |
| 5.4.3 声发射信号数据重放模块 |
| 5.4.4 声发射信号源定位模块 |
| 5.4.5 处理结果文档记录模块 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（10）3D-HEVC中深度图帧内预测的VLSI设计与实现（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究意义 |
| 1.2 视频编解码技术的发展 |
| 1.2.1 H.26X系列编解码标准的发展 |
| 1.2.2 三维视频技术的发展 |
| 1.3 国内外研究现状 |
| 1.3.1 深度图及其帧内预测算法研究现状 |
| 1.3.2 DMM算法硬件加速研究现状 |
| 1.4 论文结构安排 |
| 第二章 3D-HEVC及深度图帧内预测基础 |
| 2.1 HEVC视频编解码基础 |
| 2.2 3D-HEVC视频编解码基础 |
| 2.3 深度图及其帧内预测基础 |
| 2.3.1 深度图知识基础 |
| 2.3.2 3D-HEVC深度图帧内预测流程 |
| 2.4 DMM-1算法编码流程 |
| 第三章 基于并行架构的DMM-1 模块硬件电路设计 |
| 3.1 引言 |
| 3.1.1 DMM-1算法数据相关性分析 |
| 3.1.2 设计思想 |
| 3.2 全并行架构的硬件电路设计 |
| 3.2.1 粗搜索模块 |
| 3.2.2 精搜索模块 |
| 3.2.3 计算单元电路结构 |
| 3.2.4 去精搜索全并行架构的硬件电路设计 |
| 3.3 部分并行架构的硬件电路设计 |
| 3.3.1 六组部分并行架构 |
| 3.3.2 两组部分并行架构 |
| 3.4 实验方案 |
| 3.4.1 功能验证与电路综合 |
| 3.4.2 性能对比 |
| 3.5 本章小结 |
| 第四章 基于流水线架构的DMM-1 模块硬件电路设计 |
| 4.1 流水线架构的设计思想 |
| 4.2 流水线架构的硬件电路设计 |
| 4.2.1 楔形块数据库存储模块 |
| 4.2.2 搜索模块 |
| 4.3 部分并行流水线架构的硬件电路设计 |
| 4.3.1 六组部分并行流水线架构 |
| 4.3.2 两组部分并行流水线架构 |
| 4.4 实验方案 |
| 4.4.1 功能验证与电路综合 |
| 4.4.2 性能对比 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
四、Parallel pipelined least-mean-square algorithm and its performance analysis（论文参考文献）
- [1]神经网络在基带信号处理中的应用及其高效实现[D]. 徐炜鸿. 东南大学, 2020(01)
- [2]直扩系统中窄带干扰抑制算法的研究及FPGA实现[D]. 张晓红. 西安电子科技大学, 2009(07)
- [3]混沌ADC的电路与优化设计及其性能分析[D]. 刘昕颖. 浙江大学, 2003(01)
- [4]并行滤波算法及其脉动阵结构研究[D]. 尚勇. 西安电子科技大学, 2000(01)
- [5]基于FPGA的阵列信号自适应算法研究[D]. 杜欣. 中北大学, 2021(09)
- [6]并行交替采样失配误差自动标定及修正技术的研究[D]. 董若石. 中国科学技术大学, 2021
- [7]高速列车观光区的座椅有源消声系统[D]. 桂庆. 北京交通大学, 2020(03)
- [8]极化码串行抵消译码算法分析与优化研究[D]. 吴卓铤. 中国计量大学, 2019(02)
- [9]基于自适应滤波与全相位谱分析的声发射源定位方法研究[D]. 王佳俊. 东南大学, 2019(06)
- [10]3D-HEVC中深度图帧内预测的VLSI设计与实现[D]. 曹一凡. 合肥工业大学, 2019(01)