一、高性能浮点DSP芯片加法运算单元的研究与设计（论文文献综述）
王佳仪[1]（2021）在《FIR滤波算法在HXDSP1042上的实现与优化》文中研究说明作为数字信号处理领域的专用处理器,DSP被广泛应用于各种信号处理机上,由于其应用场景多为要求效率高且实时性高的场景,当前流行的多核、超长指令字、单指令流多数据流、超标量等技术使得DSP的体系结构也变得越来越复杂,普通用户很难编写出能够充分发挥处理器性能的软件。因此,如何充分发挥DSP的性能优势以及如何提高实时信号处理系统的开发效率已经成为焦点问题。本文的目标就是基于高性能HXDSP1042处理器平台对数字信号处理常用算法中的滤波算法进行实现与优化,使得滤波算法在该平台上的运行速率得到提升。对HXDSP1042平台上的滤波算法进行优化的关键就是提升代码对处理器、存储器等硬件的使用效率。本文针对上述问题,基于国产HXDSP1042进行深入研究,对其搭建的基本信号处理函数库中的滤波算法实施并行优化。基于HXDSP1042所搭载的硬件资源,主要从两个方面来对滤波算法进行优化处理:（1）算法级优化,本文采用了一种符合库函数原则且便于优化实现的通用滤波处理方法,能使得在不改变滤波结果的情况下大大减少滤波过程中无用的工作量,并对重复利用的数据采用宏间传输的方式进行传输,以降低数据访存的代价,提高滤波算法的执行效率。（2）代码级优化,主要通过并行优化设计方法实现,即特殊指令改编、循环展开以及加强指令并行来实现。其中特殊指令改写可达到减少代码量,提升程序执行效率的目的;循环展开主要是对循环操作进行优化,可提升每一轮循环时参与运算的数据个数,由此有效减少循环体执行的总次数:通过加强指令并行,可以对指令执行次序进行调整优化,从而减少流水线空转和等待时间,同时也让各个运算部件得到充分的运转。实验结果表明,经过优化后的滤波算法的理论运行时间和测试误差均达到了相应的库函数设计技术指标,即实际运行时间小于理论运行时间的1.5倍,并且测试结果的误差均在1e-7附近分布。通过将汇编优化前的串行滤波算法与汇编优化后的并行算法作比较,结果表明优化后的滤波算法函数平均加速比达到了24.62。最后,通过与高性能处理器TMS320C6678上相同功能的算法相比较,本文所研究的滤波算法的平均效率提升比达到了 5.47,在性能明显具有优势,即本文所提出的基于HXDSP1042架构对FIR滤波算法进行优化可使得滤波算法的计算性能得到明显提升,本文的工作成果对同平台其它的软件的优化工作有参考意义。
王思涵[2]（2021）在《高性能集成电路模块与算法设计》文中认为自二十世纪第三次科技革命以来,世界就进了电子信息时代。集成电路行业作为现代电子信息时代的发展基石,一直是现代电子信息社会发展的主要动力之一。集成电路产品在现代社会中随处可见,人们对于集成电路产品的性能要求也越来越高,因此高性能集成电路设计是集成电路设计的重点研究方向。对不同的集成电路器件,因其面对的问题不同,设计目标的追求也不同,其中高性能集成单元模块的性能是决定整个片上系统性能的重点。本论文针对片上系统常用的、且对系统性能影响较大的SRAM、浮点数运算模块开展研究,着力分析提高它们的性能的方法和不同要求下性能指标的平衡考量。最后一部分研究了一款高精度角度数字化电路的算法设计,理解算法对电路系统的精度影响。针对存储器面临的功耗问题,提出了低功耗10管SRAM单元设计。该单元采用了单端写入方式降低写入功耗,同时近阈值技术、多阈值技术和多电压技术也被用于降低功耗,非反馈结构的写入方法提高了低工作电压时的写能力。读辅助控制技术消除了读破坏问题,提高读稳定性。该10管SRAM单元解决了半选干扰问题。相比其他SRAM单元,其功耗更低,稳定性更高,适合工作在对功耗要求较高的场景中。针对中低端可移动设备硬件资源不足的问题,提出了面积小的浮点数运算单元设计。通过分析IEEE 754浮点数标准,利用Verilog HDL编程语言完成浮点数运算单元RTL级设计。该运算单元的面积小,成本低,工作频率为100MHz,适合工作在硬件资源不足的中低端可穿戴电子设备中。针对工业控制需要高精度角度测量的问题,提出了改进型轴角-数字转换算法。该算法采用PID控制算法提高精度,用试凑法确定PID控制器参数,引入判断机制减少迭代次数,降低系统响应时间,经验证所提出的算法具有角度误差收敛快,精度高的优点。
胡江涛[3]（2020）在《面向飞腾DSP的模板匹配算法的实现与优化》文中认为飞腾FT-M6678（以下简称M6678）DSP是一款完全自主知识产权的多核高性能DSP。M6678采用了将指令和数据分开存储的哈佛体系结构和新型的Key Stone多核架构。图像模板匹配算法在计算机视觉、目标检测与跟踪、视频压缩以及视频监控等领域发挥着重要作用。快速稳定的模板匹配算法的实现与优化一直是图像处理领域的研究热点。基于相关性系数的模板匹配是图像匹配领域中最重要的算法之一,其特点是访存/计算密集,面向具体目标体系结构的性能优化空间较大。目前,包含相关性模板匹配在内的多种经典图像处理算法并没有面向M6678DSP体系结构的高效实现。为推动国产DSP芯片在图像处理领域以及人工智能领域的应用,本文将基于相关性系数的模板匹配算法实现到M6678平台,结合算法特征与目标平台的体系结构特征,进行并行性及局部性等方面的性能优化。测试结果表明优化过后的程序性能提升明显,能够更加充分地利用M6678特有的计算资源,对于其他图像处理算法在该平台的实现和优化具有借鉴意义。本文针对相关性模板匹配算法在飞腾DSP平台实现与优化主要做了以下几个方面的工作:1、分析了模板匹配算法及其复杂度,以及M6678的底层开发环境的支持情况,完成了相关性模板匹配算法在M6678平台上的移植与实现。2、开展了面向M6678的数据级并行及指令级并行的优化研究。使用分支消除与分支外提等方法消除冗余的控制流,避免阻碍SIMD向量化的发掘,并使用编译环境提供的向量内联指令对核心运算代码进行手工向量化改写;使用循环展开,语句重排等方法提高指令级并行性,以充分利用M6678计算内核的多功能部件,多指令发射等硬件特性。3、在模板匹配算法的实现过程中提出了一种图像分块优化方法。通过将待匹配图像进行分块匹配,减少了冗余计算,减少高速缓存压力并提高了数据局部性和cache命中率。使用面向提升数据局部性的多种循环变换方法以及数据预取优化,提升程序访存效率,隐藏访存时延。本文对优化前后的程序进行了性能测试,测试结果表明,向量化及局部性优化带来的性能提升最为明显,达到了1.98倍的性能提升。经过其他优化后,整体加速比达到了2.01倍。此外,本文对比了该程序在TI-C6678以及FT-M6678两个不同平台上的性能差异,结果表明在进行面向FT-M6678体系结构特征的优化后,该程序在FT-M6678平台上的运行性能优于TI-C6678平台,验证了本文移植及优化工作的有效性。
田丁[4]（2020）在《基于5GNR的LEO卫星通信大尺度时变频偏估计算法研究》文中提出移动通信技术的发展让人们对卫星通信提出了更高的需求。构建具有广覆盖、高传输速率的星地融合网络势在必行,地面5G移动通信系统与低轨（Low Earth Orbit,LEO）卫星移动通信系统的融合在其中扮演着重要的角色。正交频分复用（Orthogonal Frequency Division Multiplexing,OFDM）技术以其频谱利用率高、资源分配方式灵活、便于与其他技术融合以及与地面移动通信系统兼容等优势成为LEO卫星移动通信物理层传输体制研究的重点。但是OFDM技术要求各子载波相互正交,对载波频率偏移十分敏感。而LEO卫星运行轨道低、移动速度快,并且与地面接收端之间存在非匀速的相对运动,所以LEO卫星移动通信系统中存在大范围的多普勒频偏和多普勒频偏变化率,这对OFDM系统的解调性能会产生严重影响。为了进行快速的载波同步,本文考虑利用5G帧结构中周期发送的主同步信号（Primary Synchronization Signal,PSS）进行多普勒频偏估计。算法将多普勒频偏分为整数倍频偏和小数倍频偏两部分,利用OFDM信号的特点以较低的运算复杂度完成多普勒频偏的估计。理论分析和仿真结果都表明该算法估计范围取决于PSS序列长度和系统采用的子载波间隔,具有很大的估计范围且易于扩展。为了应对多普勒频偏变化率所造成的影响,本文提出了一种基于两个连续PSS的多普勒频偏变化率的估计算法,通过提取两个连续PSS的累积相位差,对多普勒频偏变化率进行了估计。仿真结果表明,相对于基于循环前缀（Cycic Prefix,CP）的估计方式,该算法在牺牲了估计范围的条件下成功提高了估计精度,对LEO卫星移动通信系统具有更好的适应性。除此之外,LEO卫星与地面终端通信距离远,路径损耗严重,接收端接收到的信号信噪比很低,这对估计算法的稳定性提出了很大的挑战。本文提出了一种载波同步策略,利用卡尔曼滤波对多普勒频偏和多普勒频偏变化率估计算法进行稳定性增强,并且总结了载波同步流程。仿真结果表明,在相同的MSE性能条件下通过这种方式算法性能提升了约13dB,大大提高了在低信噪比条件下载波同步的稳定性。为了验证本文提出的载波同步策略的可行性,本文利用DSP硬件处理平台开发了基于5G传输体制基带信号处理系统,介绍了系统发送端与接收端的具体流程。在此基础上对本文提出的载波同步策略进行了半实物仿真验证,给出了实际运行的结果,验证了所开发系统的正确性。并且从函数优化和内存规划等方面分析了在硬件实现过程中的DSP处理优化及配置,提高系统的运行效率。本文开发的系统具有较强的通用性和可扩展性,为未来在实际系统中的应用奠定了基础。
李大琳[5]（2020）在《基于FPGA的高性能算法实现的设计模式及其应用研究》文中提出近年来,随着大数据、云计算以及人工智能等相关领域研究和应用的不断深入,导致需要计算的数据体量急剧增长。诸如数据库、智能算法、深度学习、在线预测以及无人驾驶等各种计算密集型应用对计算能力的需求已远远超出了传统通用处理器（CPU）的处理能力。从上个世纪60年代开始,人们就对可并行的计算问题提出了用并行计算（Parallel Computating）的方法来对算法进行加速,以实现更高的计算性能,从而提升解决问题的效率。伴随着CPU处理能力和相关技术的不断迭代,并行计算系统的计算能力不断提升。然而,近几年半导体技术几乎达到了物理极限,摩尔定律几近失效,但数据量的增长对计算能力的要求却仍在不断提升。进入21世纪,人们开始探索用异构计算（Heterogeneous Computation）等新的计算形态来提升计算能力。FPGA是一种可编程芯片,它将算法逻辑直接翻译为晶体管电路的组合,在计算速度、延时和功耗等方面优于通用处理器。因而,其在众多应用场景中有着重要地位,并成为异构计算领域的研究热点。然而,FPGA的硬件架构虽然为其带来了很高的计算性能,但却使基于FPGA的算法设计方法面临挑战:（1）基于FPGA的算法设计是面向电路结构的,这需要设计者深入了解FPGA结构和数字电路。目前的算法开发人员大部分是软件人员,缺乏对硬件的了解,且基于FPGA的算法设计工具链不够完善,导致FPGA平台上的实际开发效率较低。（2）现有算法设计和性能优化方法多是针对通用处理器架构的,由于FPGA与通用处理器在硬件架构上的差异,使得这些方法不能充分发挥FPGA的特性,从而不能在FPGA上获得较好的算法性能提升效果。目前仍然缺少适合FPGA的算法设计及性能优化方法。（3）在FPGA上实现具体算法时,需要结合FPGA硬件架构特点针对算法特征对算法实现进行深度优化。现有优化思路多是从算法模型角度出发的,缺少对算法要解决的问题和FPGA的硬件架构的考虑。基于以上问题,本文主张通过提出适合于FPGA硬件架构的算法设计和性能优化方法来提升算法在FPGA上实现的性能,主要工作介绍如下:（1）提出了基于FPGA的高性能算法实现设计模式和计算性能评价标准。在FPGA上,算法的控制逻辑和运算操作被转化为电路逻辑单元的连接,待操作的数据则按照电路的连接方式流过FPGA,产生最终的运算结果。电路的组合方式影响数据的流动方式,并最终影响计算性能。因此,针对FPGA上的算法实现的性能优化应该以构造高效的数据流为目标。本文提出以构造算法的流式数据为目标的算法实现设计模式,通过将高效的电路模型抽象为算法实现的数据流模型,为设计者屏蔽硬件结构细节,提升开发效率。设计者只要参照设计模式进行算法实现就更容易提升算法在FPGA上实现的性能。另外,设计模式只是一种设计参考,不需要特定的编程语言或者综合工具的支持,具有很强的通用性。本文提出的设计模式分为三个层面:在算法整体框架层面,以构造流式数据为目标,包括多级流水“映射-归并”框架和脉动式线性框架;在算法功能级层面,针对典型的算法结构,包括复杂数据类型高效流水求和树和并行比较向量;在算法逻辑层面,包括多种以简化控制逻辑和降低运算强度为目标的性能提升方法。此外,对FPGA上的算法实现的性能评价不能单纯以程序执行时间为标准,要兼顾延时、频率、吞吐量、芯片利用率和功耗等多个方面。因此,本文提出了针对FPGA上算法实现的相关性能评价方法,包括加速比评价方法和针对HLS（High Level Synthesis）方法的综合结果性能评价方程。本文所提出的设计模式和性能评价标准对提升FPGA上的算法实现的性能有重要意义。（2）提出了一种针对FPGA结构的基于扩展非严格偏序序列的线性排序算法,并将其在FPGA上应用脉动式线性框架设计模式实现为可配置线性排序器。排序问题是一个被广泛研究的算法问题。现有FPGA上的排序算法实现多为将经典排序算法通过并行化设计后移植到FPGA上,虽然降低了排序延时,但在资源占用率等方面的性能有待提升。本文针对FPGA的结构特点,首先基于数学中的序理论,将非严格偏序关系扩展为基于n元组的非严格偏序关系,并在此基础之上提出了线性排序算法。该算法具有4N/n时间复杂度,可以通过调整n的值来调整算法的带宽和比较操作的数量。基于该算法在FPGA上实现的排序器具有资源占用率相对较低,电路连接复杂度不高,输入带宽、排序延时等参数可配置等特点。从而可以根据具体排序问题的需要在延时和资源占用率等性能之间做出权衡,提升FPGA上解决排序问题的总体性能。由于该算法是针对FPGA硬件架构进行设计的,因此,本文使用绝对加速比来评价算法的性能。实验结果表明,该算法相比在CPU上实现的快速排序算法有更好的计算效率。（3）提出了基于HLS的群智能算法实现通用框架。群智能算法（Swam Intelligence Algorithms,SIAs）主要用于解决优化问题,属于计算密集型算法。现有计算性能优化工作一般仅从提升群智能算法的空间并行性角度出发。这会导致FPGA实现的吞吐量不高和求解规模有限。本文提出的框架应用多级流水“映射-归并”框架设计模式,并充分考虑硬件平台的存储器架构,将算法数据流与硬件结构相匹配,从而进一步提升算法实现的并行特性和吞吐量。框架基于HLS,使用C++语言进行描述,可以部署在不同硬件平台（FPGA,GPU和Multi-core CPU）上。在具体实现时,本文针对每种平台硬件架构特点对框架进行了深度优化,以提升存储器的访问效率,并以量子行为粒子群优化算法（Quantum Behaved Particle Swam Optimization,QPSO）为例对框架进行测试。在性能评价上,使用相对加速比方法,将框架在不同平台上的计算性能进行对比。实验结果表明框架实现了比现有工作更优的性能,并且,在FPGA的实现具有比其他平台上实现更好的计算效率。
许惟超[6]（2020）在《基于浮点DSP的主动光学微位移传感器信号处理系统研究》文中提出主动光学技术是指在拼接式望远镜中,对其出现的变形以及偏移等进行自我修复的一项技术,而望远镜子镜之间微小位移的测量是主动光学系统的关键技术。本文针对应用于主动光学系统的新型电容式微位移传感器,研制了一种信号处理系统,以实现对微小位移的实时精密测量。本文在对基于主动光学微位移传感器及数字信号处理技术发展现状深入研究的基础上设计了一种基于浮点型DSPTMS320F28335的微位移传感器信号处理系统,主要研究工作分为两个部分:第一部分是信号采样与DSP信号处理电路硬件设计,它包括:24位高精度AD转换芯片及外围电路、浮点DSP及其外围电路、存储模块及其周边电路、上电及手动复位控制电路、RS232串口输出的电平转换电路、电源及其滤波电路。第二部分是信号采集及处理的软件设计,它包括:AD转换芯片ADS1256的配置;DSP信号处理算法的实现及对其他模块的控制程序;基于LCD显示屏的控制程序。最后对系统的硬件和软件进行了调试,证明了系统可以正常运行。实际微位移测量实验表明本系统能够达到预定的信号采集和处理功能。
黄华钦[7]（2019）在《高压并联静止无功发生器DSP信号检测与控制研究》文中研究表明随着电力电子技术发展,静止无功发生器的性能也越来越强大,以H桥级联为主电路拓扑的高压并联静止无功发生器由于其在增压增容、输出谐波特性、易扩展等方面的优势得到了很大的发展,同时由于数字信号处理器的快速发展,高性能的浮点DSP芯片迅速取代了传统的浮点DSP,极大地提升了高压并联SVG的检测控制性能,因而论文针对基于高性能浮点DSP-TMS320F28335的高压并联静止无功发生器信号检测与控制系统设计展开了研究。论文首先阐述了本课题的研究背景与意义,介绍了无功补偿装置的发展历程及基于DSP的静止无功发生器在国内外的研究现状,然后分析了静止无功发生器主电路的基本拓扑结构,介绍了高压并联静止无功发生器增容增压实现方式,对高压并联静止无功发生器的理想情况和实际工作情况下的工作原理进行了详细的分析,建立了高压并联静止无功发生器的动态数学模型。然后介绍了广义瞬时无功功率理论在单相电路中的定义以及dq0坐标系及αβ坐标系下三相三线制电路中广义瞬时无功功率的定义,在此基础上研究了 pq法、ip-iq法和dq法等检测算法,求得被检测电流的总谐波电流,谐波分量及基波无功分量之和,无功电流和特定次谐波分量。并介绍了直接电流控制和间接电流控制两种控制策略,采用适合高压大功率的基于前馈解耦的SVG输出间接电流控制策略,并详细介绍了前馈解耦控制的原理,建立了 SVG的解耦控制模型。通过对造成直流侧电容电压不平衡的原因展开分析,提出直流侧PI控制的均压方法,最后介绍了单级倍频CPS-SPWM的原理及实现方法。最后对实验原理机的主电路IGBT、串联电抗器、直流侧电容器等基本参数进行了设计,给出了包括信号检测、保护、驱动、人机交互等硬件电路设计,同时设计并编写了控制系统的主程序、信号检测、输出控制、保护和中断子程序等,借助MATLAB软件搭建了仿真模型,并组建高压并联SVG实验原理机装置,通过仿真和实验对检测和控制策略进行测试,验证检测和控制策略的有效性。
李赫[8]（2019）在《基于TMS320C6678多核DSP的LTE无线网络系统优化技术研究》文中进行了进一步梳理随着LTE无线网络技术的不断发展,用户对网络提出了更高传输速率,更低传输延时,更稳定传输效果等要求。数字信号处理器（Digital Signal Processor,DSP）作为软件无线电系统的重要组成部分,在LTE无线网络系统的实现中扮演者重要的角色。为了提高系统性能,给用户带来更好的网络体验,必须对DSP处理过程进行优化。为此,本文将以LTE无线网络系统为背景,研究TMS320C6678多核DSP的优化方法,针对不同功能模块设计具体的优化方案,使得系统性能明显提升。全文的主要工作如下:（1）研究了DSP软件优化方法,包括编译器优化,C语言优化和汇编优化等方法,以LTE发射机中的调制模块为例,首先分析该模块存在的问题,然后设计了详细的软件优化方案,包括采用了编译控制指令,添加内联函数,特殊关键字等C语言优化方法,最后进行程序运行时间测试。测试结果表明,优化后的程序运行效率显着提升。（2）研究了LTE接收机中解调模块的算法特点,从该模块数据处理复杂度高的特点出发,设计了C语言优化和汇编优化两种方案,针对汇编优化方案的实现流程进行了详细介绍,并给出了该方法的优缺点。最后针对两种方案分别进行了测试。测试结果表明,采用编写汇编语言的优化方案明显优于C语言优化的方案。（3）研究了TMS320C6678多核DSP芯片的架构和多核编程技术,设计了一套基于中断处理的多核并行数据处理方案。然后将该方案应用于本文系统的解调模块中,基于该模块进行了多核的任务划分和数据分割,最后进行了多核并行实验,验证该模块进行多核并行加速的效果。从测试结果看,进行多核并行计算可以进一步提升程序运行效率。
杨玉权[9]（2018）在《高性能浮点型DSP协处理器的设计》文中认为AVP335是一款32位高性能浮点型的数字信号处理器（DSP）,具有非常丰富的片内外设与大量的片内存储,它的浮点处理单元（FPU）具有非常强大的数值计算和处理的能力。协处理器（coprocessor）是针对某些特定且CPU处理缓慢或无法处理的应用而设计的芯片,主要辅助CPU完成这些特定任务的处理。例如浮点运算、超越函数的计算等。因此,协处理器的设计是针对某种特定的应用,而不必将它设计为一款通用型处理器。本研究设计了一款32位高性能浮点型DSP的协处理器,该协处理器主要用于协助CPU完成浮点数的数值计算和处理。根据协处理器的基本功能与设计要求,首先对协处理器的组成结构进行介绍,包括浮点数标准、寄存器、流水线、指令集以及寻址方式。其次,本研究对FPU的数值运算单元进行了分析与设计,主要包括对加法器、乘法器以及除法器等算法的研究。此外,为了使数值运算单元获得更好的性能,对相应的算法做出了进一步的改进。因此,加法器的设计采用改进型的Two-Path算法实现,即通过减少运算路径中的移位操作以及提高路径的并行度。乘法器采用基4 Booth算法将乘数进行编码,降低产生部分积的数量,然后使用Wallace树型压缩器完成部分积的压缩,并通过保留进位加法器（CSA）完成最终的相加。除法器采用基4 SRT算法实现。最后是译码控制单元的设计,首先对浮点指令和指令执行过程进行详细的分析,然后对指令译码器进行设计。完成FPU各个功能模块的设计后,编写了各个功能模块的RTL代码,并使用VCS和Ncverilog仿真工具完成FPU各个功能的验证,仿真结果表明了该处理器的逻辑设计完全正确。最后,基于0.13μm CMOS工艺用半定制的方式对协处理器系统进行仿真与验证。
王正[10]（2017）在《基于高性能DSP的星载智能网元研究》文中研究表明当前,卫星事业蓬勃发展,而当前卫星发展存在着两个问题:（1）目前广泛投入使用的传统大卫星技术复杂,研制周期长;功能固化,无法满足日益增长的用户需求。（2）目前形成的导航、通信等各卫星体系功能单一,智能化水平低,没有实现组网,互通性差,无法满足当前物联网时代设备智能化和万物互联的要求。针对第一个问题,现代小卫星应运而生,现代小卫星采用模块化设计技术,可以较好的弥补传统大卫星的缺陷。而为了解决第二个问题,需要实现卫星组网。因此,本文将采用现代小卫星的模块化设计理念,在提高现代小卫星智能化水平的基础上,将物联网时代能够组网的智能化现代小卫星称为星载智能网元,从而引出了本文的基本问题:星载智能网元如何在工程上构建实现?围绕着基本问题,论文在对智能网元进行了特征分析的前提下,提出了智能网元的关键技术问题——体系结构,并在智能网元上开发USB应答机和扩频接收机的应用,进行功能验证。（1）智能网元体系结构研究。智能网元为了缩短研发周期,采用模块化设计;为了满足多种载荷结构要求,需要其结构具有宽适应性,要求标准总线动态识别插入的各功能模块,实现功能模块的即插即用;智能网元的智能化主要体现在其空间可重构性,即根据其所在的空间位置的不同,执行不同的任务,这就需要智能网元能够实现自主任务规划,需要对智能网元任务调度进行研究。而以上所述的模块化、即插即用和任务调度都需要对智能网元的体系结构进行研究。（2）智能网元上USB应答机的实现。USB应答机是星上重要设备,为了对智能网元实现功能验证,本文在智能网元上实现USB应答机的应用,主要对USB应答机中上行信号接收算法进行研究。（3）智能网元上扩频接收机的实现。扩频通信为一种重要的星间通信方式,扩频接收机实现对扩频信号的解调,本文对扩频接收机信号解调算法进行研究,在智能网元上实现扩频接收机的应用,对智能网元进行功能验证。本文对上述三个问题进行了相关研究,并设计了样机对体系结构进行了验证,对USB应答机算法进和扩频接收机算法进行了算法验证,验证结果与理论基本相符。
二、高性能浮点DSP芯片加法运算单元的研究与设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、高性能浮点DSP芯片加法运算单元的研究与设计（论文提纲范文）
（1）FIR滤波算法在HXDSP1042上的实现与优化（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 研究内容及思路 |
| 2 关键技术及理论分析 |
| 2.1 HXDSP1042 体系架构 |
| 2.1.1 HXDSP1042 概述 |
| 2.1.2 存储器及寄存器 |
| 2.1.3 内核运算单元 |
| 2.1.4 HXDSP1042 仿真环境 |
| 2.1.5 指令系统与汇编规则 |
| 2.2 有限冲击响应滤波器(FIR)算法原理分析 |
| 2.3 本章小结 |
| 3 基于HXSDP1042 的滤波算法设计 |
| 3.1 HXDSP1042 的库函数 |
| 3.2 经典滤波算法与硬件特性相结合 |
| 3.3 基于HXDSP1042的FIR算法设计过程 |
| 3.3.1 接口定义与说明 |
| 3.3.2 寄存器传递参数 |
| 3.3.3 对HXDSP1042 进行压栈保护与复位 |
| 3.4 优化算法的技术指标 |
| 3.4.1 理论运行时间的计算方法 |
| 3.4.2 滤波算法的理论运行时间 |
| 3.5 本章小结 |
| 4 基于HXDSP1042 的滤波算法优化研究 |
| 4.1 基于HXDSP1042的FIR算法优化策略 |
| 4.2 算法级优化 |
| 4.3 代码级优化 |
| 4.3.1 特殊指令改写 |
| 4.3.2 循环展开 |
| 4.3.3 加强指令并行 |
| 4.4 基于HXDSP1042的FIR算法实现与优化 |
| 4.4.1 FIR算法优化的核心 |
| 4.4.2 循环准备期的优化 |
| 4.4.3 循环体的优化 |
| 4.5 本章小结 |
| 5 实验结果及分析 |
| 5.1 算法正确性测试策略 |
| 5.2 优化后滤波算法的功能测试 |
| 5.3 优化后滤波算法的性能测试 |
| 5.3.1 FIR算法的理论周期与优化后的实际周期数对比 |
| 5.3.2 FIR算法优化前后的加速比 |
| 5.3.3 本课题研究的 FIR 算法与其他主流芯片内的 FIR 算法对比 |
| 5.4 本章小结 |
| 6 结论与展望 |
| 6.1 本文工作总结 |
| 6.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的论文 |
| 攻读硕士学位期间的获奖情况 |
| 攻读硕士学位期间参加的科研项目 |
（2）高性能集成电路模块与算法设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 低功耗SRAM研究现状 |
| 1.3 浮点数运算单元研究现状 |
| 1.4 轴角-数字转换系统研究现状 |
| 1.4.1 位置传感器 |
| 1.4.2 角测量系统 |
| 1.5 本论文工作安排 |
| 第2章 低功耗SRAM设计 |
| 2.1 引言 |
| 2.2 SRAM存储单元 |
| 2.2.1 6 管存储单元结构 |
| 2.2.2 8 管存储单元结构 |
| 2.3 半选干扰问题 |
| 2.4 新型低功耗10 管SRAM单元设计 |
| 2.4.1 10 管单元结构 |
| 2.4.2 写入操作 |
| 2.4.3 读取操作 |
| 2.4.4 保持操作 |
| 2.5 消除半选问题 |
| 2.6 10 管SRAM电路仿真分析 |
| 2.6.1 稳定性 |
| 2.6.2 功耗和速度仿真 |
| 2.7 仿真结果对比 |
| 2.8 本章小结 |
| 第3章 浮点数运算单元设计 |
| 3.1 引言 |
| 3.2 IEEE754 标准 |
| 3.2.1 单精度浮点数表示 |
| 3.2.2 非规格化数 |
| 3.2.3 浮点数舍入 |
| 3.2.4 浮点数异常 |
| 3.3 浮点数加法单元设计 |
| 3.3.1 浮点数加法器原理 |
| 3.3.2 浮点数加法器各模块设计 |
| 3.4 浮点数乘法单元设计 |
| 3.4.1 浮点数乘法运算原理 |
| 3.4.2 浮点数乘法单元各模块设计 |
| 3.5 验证 |
| 3.5.1 浮点加法器的验证 |
| 3.5.2 浮点乘法器的验证 |
| 3.6 综合 |
| 3.7 本章小结 |
| 第4章 轴角-数字转换算法研究 |
| 4.1 引言 |
| 4.2 旋转变压器测角系统工作原理 |
| 4.2.1 旋转变压器工作原理 |
| 4.2.2 轴角-数字转换基本原理 |
| 4.3 PID控制算法原理 |
| 4.4 基于PID控制的轴角-数字转换算法Matalb设计 |
| 4.4.1 激磁模块设计 |
| 4.4.2 模拟AD采样模块设计 |
| 4.4.3 PID控制器模块设计 |
| 4.4.4 判断模块设计 |
| 4.5 MATLAB仿真 |
| 4.6 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（3）面向飞腾DSP的模板匹配算法的实现与优化（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 模板匹配算法 |
| 1.2.2 数字信号处理器DSP |
| 1.2.3 面向DSP的图像处理 |
| 1.3 论文的主要内容与结构 |
| 2 飞腾平台的模板匹配算法移植与实现 |
| 2.1 模板匹配算法分析 |
| 2.2 核心FFT算法原理 |
| 2.2.1 基2FFT算法 |
| 2.2.2 基4FFT算法 |
| 2.2.3 混合基FFT算法 |
| 2.3 飞腾DSP平台概述 |
| 2.3.1 Key Stone架构 |
| 2.3.2 M66x Core Pac |
| 2.3.3 增强型M66x内核 |
| 2.3.4 FT-M6678底层库支持分析 |
| 2.4 模板匹配程序在FT-M6678平台上的移植与实现 |
| 2.4.1 移植与实现方案 |
| 2.4.2 数据结构与底层支持函数分析 |
| 2.4.3 程序模块设计与实现 |
| 2.5 本章小结 |
| 3 飞腾平台的模板匹配程序优化 |
| 3.1 面向FT-M6678的图像分块优化 |
| 3.1.1 图像分块优化的原理 |
| 3.1.2 研究动机 |
| 3.1.3 图像分块优化实现 |
| 3.2 控制流优化 |
| 3.2.1 非嵌套控制流优化 |
| 3.2.2 复杂控制流处理的优化 |
| 3.3 程序的向量化优化 |
| 3.3.1 向量加速器件的介绍 |
| 3.3.2 核心算法向量化 |
| 3.4 循环优化 |
| 3.4.1 研究动机 |
| 3.4.2 循环展开优化 |
| 3.4.3 循环分裂优化 |
| 3.5 本章小结 |
| 4 测试与分析 |
| 4.1 测试环境 |
| 4.2 正确性测试 |
| 4.3 程序优化后性能测试 |
| 4.4 与TI6678性能对比测试 |
| 4.5 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 个人简历、在校期间发表的学术论文与研究成果 |
| 致谢 |
（4）基于5GNR的LEO卫星通信大尺度时变频偏估计算法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.1.1 研究背景 |
| 1.1.2 研究意义 |
| 1.2 研究内容与现状 |
| 1.2.1 OFDM技术与特点 |
| 1.2.2 多普勒频偏估计研究现状 |
| 1.2.3 多普勒频偏变化率估计研究现状 |
| 1.3 论文主要研究内容和创新 |
| 1.4 论文结构与安排 |
| 第二章 OFDM技术与LEO卫星多普勒效应 |
| 2.1 引言 |
| 2.2 OFDM系统的基本原理 |
| 2.2.1 OFDM的调制与解调 |
| 2.2.2 频偏对OFDM系统的影响 |
| 2.3 LEO卫星通信场景多普勒效应分析 |
| 2.4 大尺度时变频偏下的OFDM系统模型 |
| 2.5 本章小结 |
| 第三章 LEO卫星移动通信系统载波同步方案 |
| 3.1 引言 |
| 3.2 多普勒频偏估计算法选取 |
| 3.2.1 5G系统中PSS序列介绍 |
| 3.2.2 基于PSS的频偏估计算法 |
| 3.3 基于PSS的改进多普勒频偏变化率估计算法 |
| 3.3.1 频偏变化率估计算法研究 |
| 3.3.2 基于PSS的改进频偏变化率估计算法 |
| 3.4 基于卡尔曼滤波的稳定性增强算法 |
| 3.4.1 卡尔曼滤波原理 |
| 3.4.2 基于卡尔曼滤波稳定性增强的频偏估计 |
| 3.4.3 基于卡尔曼滤波稳定性增强的频偏变化率估计 |
| 3.5 LEO卫星移动通信系统载波同步流程 |
| 3.6 仿真环境介绍及仿真结果分析 |
| 3.6.1 仿真采用的物理层帧结构 |
| 3.6.2 仿真信道环境配置 |
| 3.6.3 仿真参数配置 |
| 3.6.4 仿真结果分析 |
| 3.7 本章小结 |
| 第四章 LEO卫星移动通信载波同步方案验证 |
| 4.1 引言 |
| 4.2 DSP芯片介绍 |
| 4.3 LEO卫星通信基带处理设计 |
| 4.3.1 参数配置 |
| 4.3.2 发送端系统流程 |
| 4.3.3 接收端系统流程 |
| 4.4 载波同步方案的DSP实现 |
| 4.4.1 载波同步流程 |
| 4.4.2 多普勒频偏变化率估计流程 |
| 4.4.3 多普勒频偏估计流程 |
| 4.5 DSP处理优化及配置 |
| 4.5.1 DSP函数优化 |
| 4.5.2 cmd文件配置 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的学术成果目录 |
（5）基于FPGA的高性能算法实现的设计模式及其应用研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 研究现状与分析 |
| 1.3 本文研究内容 |
| 1.4 文章组织架构 |
| 第2章 FPGA上高性能算法实现的设计模式及其性能评价标准 |
| 2.1 FPGA上高性能算法实现研究基础 |
| 2.2 基于FPGA的高性能算法实现设计模式 |
| 2.2.1 有利于提升FPGA上算法实现性能的流式数据 |
| 2.2.2 构建FPGA上高性能算法实现的设计模式 |
| 2.3 高性能算法实现的性能评价标准 |
| 2.3.1 适用于基于FPGA的异构计算形态的加速比评价方法 |
| 2.3.2 针对HLS的性能误差方程和HLS综合结果性能评价方程 |
| 2.4 本章小结 |
| 第3章 应用脉动式线性框架设计模式的线性排序算法实现 |
| 3.1 FPGA实现排序算法基础 |
| 3.2 基于扩展非严格偏序序列的线性排序算法 |
| 3.2.1 扩展非严格偏序序列 |
| 3.2.2 基于扩展非严格偏序序列的线性排序算法 |
| 3.2.3 基于非严格偏序序列的线性排序算法证明 |
| 3.2.4 基于非严格偏序序列的线性排序算法的评价 |
| 3.3 基于非严格偏序序列的线性排序算法在FPGA上的实现 |
| 3.3.1 状态机设计 |
| 3.3.2 排序微处理器设计 |
| 3.3.3 性能评估 |
| 3.3.4 当待排序数据规模大于线性排序器排序能力时的解决方案 |
| 3.4 性能评测及分析 |
| 3.4.1 Z-turn平台上的线性排序器性能 |
| 3.4.2 KCU105平台上的线性排序器性能 |
| 3.4.3 与当前最新的并行排序算法和线性排序算法的性能比较 |
| 3.5 本章小结 |
| 第4章 应用多级流水“映射-归并”框架设计模式的群智能算法实现通用框架 |
| 4.1 FPGA实现群智能算法研究基础 |
| 4.2 群智能算法框架分析及基于流数据的算法重构 |
| 4.2.1 群智能算法框架分析 |
| 4.2.2 群智能算法的并行性及数据流分析 |
| 4.3 算法实现 |
| 4.3.1 FASI的基础框架 |
| 4.3.2 FASI在FPGA上的实现 |
| 4.3.3 FASI在GPU上的实现 |
| 4.3.4 FASI在Multi-core CPU上的实现 |
| 4.3.5 使用和未使用多级流水“映射-归并”框架设计模式的FASI性能比较 |
| 4.4 性能评测及分析 |
| 4.4.1 性能评估实验环境 |
| 4.4.2 FASI在FPGA上的性能 |
| 4.4.3 FASI在GPU上的性能 |
| 4.4.4 FASI在Multi-core CPU上的性能 |
| 4.4.5 FASI在FPGA、GPU和Multi-core CPU上的性能比较 |
| 4.5 本章小结 |
| 第5章 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 作者简介及在学期间所取得的科研成果 |
| 致谢 |
（6）基于浮点DSP的主动光学微位移传感器信号处理系统研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 传感器信号处理方法发展现状 |
| 1.2.1 应用于主动光学的精密位移传感器的发展现状 |
| 1.2.2 传感器数字信号处理技术发展现状 |
| 1.3 论文主要研究内容 |
| 2 系统设计方案 |
| 2.1 系统设计整体方案 |
| 2.2 系统设计关键技术分析 |
| 2.2.1 电容式位移传感器系统 |
| 2.2.2 AD转换模块 |
| 2.2.3 DSP信号处理模块设计 |
| 2.3 电源模块设计 |
| 2.4 显示模块设计 |
| 2.5 本章小结 |
| 3 电路原理图及PCB设计 |
| 3.1 系统电路总体设计 |
| 3.2 系统各模块电路原理图设计 |
| 3.2.1 电源模块电路设计 |
| 3.2.2 复位控制电路设计 |
| 3.2.3 DSP外围电路设计 |
| 3.2.4 AD转换模块电路设计 |
| 3.2.5 串口输出的电平转换电路设计 |
| 3.2.6 存储模块外围电路设计 |
| 3.2.7 滤波电路设计 |
| 3.3 系统PCB设计 |
| 3.3.1 抗干扰措施 |
| 3.3.2 PCB设计 |
| 3.4 本章小结 |
| 4 系统程序设计 |
| 4.1 系统程序总体设计 |
| 4.2 AD转换芯片ADS1256 的配置设计 |
| 4.3 DSP芯片软件程序设计 |
| 4.3.1 DSP对AD转换芯片控制程序设计 |
| 4.3.2 DSP的信号解调信号滤波程序 |
| 4.3.3 DSP与数据的存储程序设计 |
| 4.3.4 DSP串口输出程序设计 |
| 4.3.5 DSP主程序设计 |
| 4.4 显示屏模块设计 |
| 4.5 本章小结 |
| 5 系统测试与实验结果 |
| 5.1 系统调试前准备工作 |
| 5.1.1 硬件调试工具准备 |
| 5.1.2 系统硬件上电前的检查工作 |
| 5.2 系统各部分测试 |
| 5.2.1 电源模块测试 |
| 5.2.2 复位控制电路测试 |
| 5.2.3 DSP以及存储功能调试 |
| 5.2.4 串口输出模块测试 |
| 5.2.5 AD转换模块测试 |
| 5.3 实验平台搭建 |
| 5.4 实验过程与结果分析 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（7）高压并联静止无功发生器DSP信号检测与控制研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 本课题的研究背景及意义 |
| 1.2 无功补偿装置的发展历程 |
| 1.3 基于DSP的静止无功发生器国内外研究现状 |
| 1.3.1 静止无功发生器发展概述 |
| 1.3.2 静止无功发生器基于DSP信号检测与控制的研究现状 |
| 1.4 论文主要工作及内容 |
| 第二章 高压并联静止无功发生器主电路的拓扑结构及工作原理 |
| 2.1 高压并联静止无功发生器主电路的拓扑结构 |
| 2.1.1 静止无功发生器主电路的基本拓扑类型 |
| 2.1.2 提高并联静止无功发生器电压和容量的主电路拓扑连接方式 |
| 2.2 高压并联静止无功发生器的工作原理 |
| 2.3 高压并联静止无功发生器的数学模型 |
| 2.4 本章小结 |
| 第三章 基于广义瞬时无功功率理论的瞬时电流检测原理 |
| 3.1 广义瞬时无功功率理论基本原理 |
| 3.1.1 单相电路的广义瞬时无功功率定义 |
| 3.1.2 三相电路的广义瞬时无功功率定义 |
| 3.2 基于广义瞬时无功功率理论的瞬时电流检测原理 |
| 3.2.1 pq检测法 |
| 3.2.2 ip-iq检测法 |
| 3.2.3 dq检测法 |
| 3.2.4 瞬时电流检测法对比 |
| 3.3 本章小结 |
| 第四章 高压并联静止无功发生器的控制原理 |
| 4.1 交流输出控制方法 |
| 4.1.1 交流输出控制方法的基本类型 |
| 4.1.2 基于前馈解耦的SVG输出间接电流控制策略 |
| 4.2 直流侧电容电压均衡控制 |
| 4.2.1 电容电压不平衡机理分析 |
| 4.2.2 直流侧均压控制方法基本类型 |
| 4.2.3 直流侧均压PI控制方法 |
| 4.3 单级倍频载波相移正弦脉宽调制技术 |
| 4.3.1 单级倍频CPS-SPWM的原理 |
| 4.3.2 单级倍频CPS-SPWM控制算法的实现 |
| 4.4 本章小结 |
| 第五章 高压并联静止无功发生器设计 |
| 5.1 SVG总体方案 |
| 5.2 主电路设计 |
| 5.2.1 拓扑结构 |
| 5.2.2 主要元器件选型 |
| 5.3 SVG二次电路设计 |
| 5.3.1 DSP信号检测与控制电路设计 |
| 5.3.2 保护电路的设计 |
| 5.3.3 驱动电路设计 |
| 5.3.4 人机交互电路的设计 |
| 5.4 软件设计 |
| 5.4.1 总体流程图 |
| 5.4.2 信号检测程序设计 |
| 5.4.3 SVG输出控制程序 |
| 5.4.4 保护程序设计 |
| 5.4.5 中断子程序 |
| 5.5 本章小结 |
| 第六章 仿真与实验结果 |
| 6.1 MATLAB仿真实验 |
| 6.2 高压并联SVG装置实验 |
| 6.2.1 SVG实验装置 |
| 6.2.2 SVG信号检测与控制实验 |
| 6.3 本章小结 |
| 总结与展望 |
| 全文总结 |
| 未来展望 |
| 参考文献 |
| 致谢 |
| 附录A 攻读硕士学位期间发表的论文 |
| 附录B 攻读硕士学位期间参加的相关项目和奖项 |
（8）基于TMS320C6678多核DSP的LTE无线网络系统优化技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词 |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外发展现状及DSP优化技术研究 |
| 1.2.1 发展现状 |
| 1.2.2 DSP优化技术研究 |
| 1.3 基于DSP处理器的项目开发流程 |
| 1.4 主要工作及内容安排 |
| 第二章 基于DSP处理器的LTE系统架构 |
| 2.1 系统架构 |
| 2.2 LTE无线通信系统的物理层 |
| 2.2.1 LTE数据传输的无线帧结构 |
| 2.2.2 时隙结构和物理资源 |
| 2.3 系统关键模块介绍 |
| 2.4 系统性能测试及问题分析 |
| 2.5 本章小结 |
| 第三章 LTE系统发射机调制模块的优化 |
| 3.1 DSP软件开发优化方法 |
| 3.1.1 编译器优化 |
| 3.1.2 C语言优化 |
| 3.2 调制模块实现及问题分析 |
| 3.3 模块优化方案设计及性能测试 |
| 3.4 本章小结 |
| 第四章 LTE系统接收机解调模块的优化 |
| 4.1 汇编优化方法 |
| 4.2 解调模块实现及问题分析 |
| 4.3 基于C语言的优化方案设计及性能测试 |
| 4.4 基于汇编语言的优化方案设计及性能测试 |
| 4.4.1 优化方案设计及编程实现 |
| 4.4.2 模块性能测试 |
| 4.5 本章小结 |
| 第五章 基于TMS320C6678多核DSP并行计算实现 |
| 5.1 TMS320C6678多核DSP平台 |
| 5.1.1 TMS320C6678DSP芯片架构 |
| 5.1.2 TMS320C6678内核结构 |
| 5.2 基于TMS320C6678的多核编程实现 |
| 5.2.1 多核编程的难点 |
| 5.2.2 多核同步技术 |
| 5.2.3 Chip Support Library编程接口 |
| 5.2.4 中断处理流程及实现方案 |
| 5.3 LTE系统接收机解调模块的多核并行计算实验 |
| 5.3.1 多核并行计算方案 |
| 5.3.2 多核编程环境配置 |
| 5.3.3 优化性能测试及分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 研究工作的展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
| 附录 |
（9）高性能浮点型DSP协处理器的设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 协处理器的发展历程与现状 |
| 1.3 课题介绍 |
| 1.4 研究的内容 |
| 1.5 本文的结构 |
| 第2章 协处理器的体系结构 |
| 2.1 CPU的体系结构简介 |
| 2.1.1 CPU的基本结构 |
| 2.1.2 流水线结构和功能 |
| 2.1.3 地址与数据总线 |
| 2.2 FPU的体系结构 |
| 2.2.1 FPU的基本结构 |
| 2.2.2 IEE754单精度浮点数 |
| 2.2.3 FPU的寄存器 |
| 2.2.4 FPU的流水线结构 |
| 2.2.5 浮点指令集 |
| 2.2.6 寻址模式 |
| 2.3 本章小结 |
| 第3章 FPU运算单元的设计 |
| 3.1 加法器的设计 |
| 3.1.1 浮点加法运算的原理 |
| 3.1.2 浮点加法运算的Two-Path算法研究 |
| 3.1.3 合并舍入Two-Path算法的研究 |
| 3.1.4 可变延时Two-Path算法的研究 |
| 3.1.5 前导预测算法 |
| 3.2 浮点乘法器的设计 |
| 3.2.1 乘法运算的基本原理 |
| 3.2.2 基4 Booth算法的研究 |
| 3.2.3 4-2压缩器 |
| 3.2.4 乘法器的设计与实现 |
| 3.3 除法器的设计 |
| 3.3.1 SRT算法原理 |
| 3.3.2 除法器的设计与实现 |
| 3.4 本章小结 |
| 第4章 FPU译码控制部件的设计 |
| 4.1 浮点指令的分析 |
| 4.2 浮点指令的执行过程 |
| 4.3 译码控制单元的设计 |
| 4.3.1 译码方式的研究 |
| 4.3.2 译码控制模块的设计 |
| 4.4 本章小结 |
| 第5章 协处理器的仿真验证 |
| 5.1 功能验证与验证平台 |
| 5.2 仿真验证平台的搭建 |
| 5.3 模块的仿真验证 |
| 5.3.1 浮点加法器的验证 |
| 5.3.2 浮点乘法器的验证 |
| 5.3.3 浮点除法器的验证 |
| 5.4 译码控制器的验证 |
| 5.5 本章小结 |
| 第6章 总结 |
| 参考文献 |
| 致谢 |
| 附录A Booth4编码部分积产生与压缩点列图 |
| 附录B FPU指令集 |
| 个人简历 |
| 攻读硕士学位期间公开发表论文 |
（10）基于高性能DSP的星载智能网元研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 星载智能网元特征分析 |
| 1.2.1 具有宽适应性、性价比高、研制周期短 |
| 1.2.2 具有空间可重构性 |
| 1.2.3 具有网络接入功能 |
| 1.3 智能网元关键技术问题分析 |
| 1.4 相关技术研究现状 |
| 1.4.1 现代小卫星研究现状 |
| 1.4.2 星载智能网元体系结构研究现状 |
| 1.5 可行方案分析 |
| 1.6 本文研究内容及结构 |
| 第二章 智能网元体系结构 |
| 2.1 总体设计方案 |
| 2.1.1 功能模块 |
| 2.1.2 系统软件及其任务调度 |
| 2.1.3 标准总线 |
| 2.1.4 星载智能网元结构优势 |
| 2.2 基于DSP的智能网元实现方案 |
| 2.2.1 PCIe总线介绍 |
| 2.2.2 任务调度 |
| 2.3 本章小结 |
| 第三章 USB应答机在智能网元上的实现 |
| 3.1 统一载波测控系统基本原理及特点 |
| 3.2 USB应答机原理 |
| 3.3 USB应答机上行信号处理算法 |
| 3.3.1 PM信号解调 |
| 3.3.2 Cordic算法求解反正切 |
| 3.3.3 载波多普勒频偏提取 |
| 3.3.4 副载波解调 |
| 3.3.5 测距信号转发 |
| 3.4 USB应答机实现方案 |
| 3.4.1 功能要求 |
| 3.4.2 程序设计 |
| 3.4.3 资源分析 |
| 3.4.4 硬件结构 |
| 3.5 本章小结 |
| 第四章 扩频接收机在智能网元上的实现 |
| 4.1 扩频技术原理 |
| 4.2 信号捕获 |
| 4.2.1 扩频基带信号捕获 |
| 4.2.2 基于FFT的并行码相位搜索 |
| 4.3 基带信号跟踪 |
| 4.4 扩频接收机实现方案 |
| 4.4.1 功能要求 |
| 4.4.2 程序设计 |
| 4.4.3 资源分析 |
| 4.4.4 硬件结构 |
| 4.5 本章小结 |
| 第五章 智能网元功能验证 |
| 5.1 实验平台结构 |
| 5.2 USB应答机上行信号接收实验 |
| 5.2.1 测试目的 |
| 5.2.2 测试方法 |
| 5.2.3 测试结果 |
| 5.3 扩频接收机实验 |
| 5.3.1 测试目的 |
| 5.3.2 测试方法 |
| 5.3.3 测试结果 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文研究总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 作者在学期间取得的学术成果 |
四、高性能浮点DSP芯片加法运算单元的研究与设计（论文参考文献）
- [1]FIR滤波算法在HXDSP1042上的实现与优化[D]. 王佳仪. 西安科技大学, 2021(02)
- [2]高性能集成电路模块与算法设计[D]. 王思涵. 哈尔滨理工大学, 2021(09)
- [3]面向飞腾DSP的模板匹配算法的实现与优化[D]. 胡江涛. 郑州大学, 2020(02)
- [4]基于5GNR的LEO卫星通信大尺度时变频偏估计算法研究[D]. 田丁. 北京邮电大学, 2020(05)
- [5]基于FPGA的高性能算法实现的设计模式及其应用研究[D]. 李大琳. 吉林大学, 2020(08)
- [6]基于浮点DSP的主动光学微位移传感器信号处理系统研究[D]. 许惟超. 南京理工大学, 2020(01)
- [7]高压并联静止无功发生器DSP信号检测与控制研究[D]. 黄华钦. 长沙理工大学, 2019(07)
- [8]基于TMS320C6678多核DSP的LTE无线网络系统优化技术研究[D]. 李赫. 南京航空航天大学, 2019(02)
- [9]高性能浮点型DSP协处理器的设计[D]. 杨玉权. 湘潭大学, 2018(02)
- [10]基于高性能DSP的星载智能网元研究[D]. 王正. 国防科技大学, 2017(02)